十进制计数器设计图
答：要用74LS161和74LS00设计十进制计数器，可采用反馈清零法。因74LS161是16进制计数器，当计数到十，即Q3Q2Q1Q0=1010时，将Q3，Q1接到一个与非门74LS00，产生一个复位信号，加到复位端MR，使计数器回0，实现改制。但1010状态只出现一瞬间，宏观上看不到。逻辑图如下。去掉数码管，如下图 ...
答：由状态转换图可知该电路共有10个状态，每运行10个状态恢复初始状态，故该电路为十进制计数电路。5、使用multisim仿真结果如下：由仿真结果可以发现每十个CLK周期输入输出一个低电平，与理论推导一致，该电路为十进制加法计数器。
答：使用置数法实现74161的十进制计数：当74161计数到Q3Q2Q1Q0=1001时，使LD' =0，为置数创造了条件。当下一个计数脉冲一到，各置数端数据立即送到输出端，预置数端D3D2D1D0= 0000。电路如图所示，在连续计数脉冲的作用下，计数器开始从0000、0001、...1000、1001循环计数 （8421码十进制计数器）。
答：在工作区上方可以选择的器件里面，选择“放置基楚原件”，会有一个对话框，选择电阻的就行了，旁边选择阻值，也可以放置之后双击电阻修改阻值。用同步置零设计7进制计数器，显示选用数码管完成。演示电路74LS160十进制计数器连线图如图1所示。
答：1.74LS90是2-5十进制异步计数器，您要先做八进制连接7490到十进制(CP1和Q0, CP0作为输入，Q3作为输出为十进制)，然后使用异步数跳过一个状态来实现八进制计数。2.把数字从000调到111。首先连接到加法计数状态，当输出为1000时(当Q4为高功率时)将Q4输出连接到R01和R02脚，当计数为1000时立即设置0...
答：一、分析与方案选择 （一）首先要使用74LS192或40192设计一个4进制计数器和一个7进制计数器，然后通过数码管来显示状态。两种进制间的切换可以通过一个单刀双掷开关来实现。其重点和难点在于设计一个4进制计数器和一个7进制计数器。（二）通过分析74LS192和40192的特点，发现可以使用清零法来设计...
答：74ls161是四位二进制计数器，改成十进制计数器可以用反馈清0法和反馈置数法，接法稍有不同。如下是用proteus 画的仿真图，虽然不是MULITISUM仿真，但逻辑图是相同的，所以，你 可以参考这个仿真图，用MULITISUM画出仿真图，只一个与非门就行，那个数码管可以不画，这是用来显示仿真效果的。十进制...
答：用74ls161设计一个模60的十进制计数器，要用两片161，分别计十位和个位，个位改成十进制计数器，计数到1010时产生清零信号，并做十位的CP脉冲，十位改成6进制计数器。逻辑图如下所示。而模60的计数器是按二进制计数的，两片计数到六十，即111100时清零。
答：设计十进制计数器大概有以下几种方法：①用标准的数字集成电路家族来搭建十进制计数器。常用的TTL数字电路家族为7400系列。常用的CMOS数字电路家族为CD4000系列。②用基本的组合逻辑电路和触发器来实现。利用数字设计中的状态图/卡诺图等综合工具从底层门电路来搭建。③用硬件设计语言来实现。常见的数字设计...
答：1、用74HC161设计一个四进制计数器，使用同步置数功能。当计数到最大数3时，用一个与非门74LS00，产生一个置数信号加到置数端LD即可。下图是逻辑图，也是仿真图，是计数到最大数3时的截图。2、要用到两片74LS161，需要两计数器进行级联，采用同步并行级联方式。其中ET和EP都接高电平。低片计数到...
网友评论：
丁垄15162804494：
急求,用74LS161和74LS00设计十进制计数器 明天要考试了.求 -
26451昌念
： 要用74LS161和74LS00设计十进制计数器,可采用反馈清零法.因74LS161是16进制计数器,当计数到十,即Q3Q2Q1Q0=1010时,将Q3,Q1接到一个与非门74LS00,产生一个复位信号,加到复位端MR,使计数器回0,实现改制.但1010状态只出现一瞬间,宏观上看不到.逻辑图如下.去掉数码管,如下图
丁垄15162804494：
数字电路问题 设计十进制计数器 用一片十六进制加法计数器74161设计一个带进位输出的从1计到10的十进制计数器.写出设计方法,画出设计方法,画出逻辑... -
26451昌念
：[答案] 同步置数法,当记到10的时候(1010),用个或门,与非门得到低电平给异步置数端置1从新计数.
丁垄15162804494：
设计一个十进制的计数器 -
26451昌念
： 二进制的一个就行,来一个脉冲触发器的状态翻转. 八进制的需要三个串联. 十进制的和十六进制的差不多,需要四个.十进制的需要在计数满十后,利用逻辑门将计数器清零.
丁垄15162804494：
什么是十进制计数器 逻辑电路图是什么样子的 -
26451昌念
： 同步十进制计数器原理二进制计数器结构简单,但是读数不习惯,所以在有些场合采用十进制计数器较为方便.十进制计数器是在二进制计数器的基础上得出的,用四位二进制数来代表十进制的每一位数,所以也称为二-十进制计数器.本文来自: DZ3W.COM 原文网址:http://www.dz3w.com/info/digital/0079750.htmlhttp://www.dz3w.com/info/digital/0079750.html
丁垄15162804494：
求十进制减法计数器电路设计用D或JK触发器设计一个2位十进制减法计数器电路.4个按键表示减数,差用以为数码管显示,借位用一只LED表示.有仿真图和... -
26451昌念
：[答案] 我数字电路刚好把计数器那一章学完了,还做过了试验 用两片CC40192组成两位十进制减法计数器,输入1Hz连续技术脉冲,进行由99-00累减计数,图我不知道在电脑上怎么画,只好口述了,CC40192是16接口的,端口对应:1-D1,2-Q1,3-Q0,4-...
丁垄15162804494：
试用异步十进制计数器74LS90设计一个三百五十六进制计数器,画出接线电路图. -
26451昌念
： 十进制356=二进制101100100 把74LS90做成10进制计数,用3片74LS90采用级连方式,最后一片的Q1--Q3不用,当计数的结果为101100100时,用这个数使一个门电路输出为1,再将这个1输到所有74LS90的R01 R02清零.
丁垄15162804494：
求设计知道:两位十进制数加减1的电路图. -
26451昌念
： 用两片74LS168就可以搞定了,74LS168是十进制加/减计数器.图中CLK是时钟脉冲,U/D是加/减控制端,低电平为减法,高电平为加法.
丁垄15162804494：
怎样用74161设计一个模十计数器(十进制加法计数器) ,来个电路图 -
26451昌念
：[答案] 这个东西,不难啊,查一手册不就知道了,真懒 给你参考
丁垄15162804494：
设计一个8421编码的异步十进制加法计数器 要求可自启动 -
26451昌念
： 把下列8421BCD码表示成十进制数.1、 (0101 1000)8421BCD =__________58______2、 (1001 0011 0101)8421BCD =________935____10分,我只能帮你这些了
丁垄15162804494：
如何使用74ls192n设计78进制电路图 -
26451昌念
： 74LS192是十进制计数器,要用两片74LS192设计78进制计数器,利用计数到78,产生 一个复位信号,加到两个计数器的清0引脚上,使计数器回0,实现改制.但是,78并看不到,最大数是77,下图就是逻辑图,也是仿真图,是计数到最大数77的截图.你不用画两个数码管,那是显示仿真效果的.
