用74161实现模24计数器
答：把Q4输出引至清0端，就可构成模8计数器，同理把Q3输出引至清0端，就可构成模4计数器；则X信号就用于选择（选通）Q4、Q3信号了；也就是 = X * Q3 + X' * Q4；
答：图中是采用复位法构成的串行进位式20进制计数器。第一个计数器10进制，第二个计数器接成2进制。合起来是20进制。74161是四位二进制同步计数器，有数据置入功能，清零采用的是异步方式，置数采用的是同步方式。未计数前，将输出QD，QC，QB，QA置成1000开始计数，就能构成七进制计数器，计数到111时就有...
答：利用74161构成七进制加法计数器，最大数是6，所以，利用计数到6时，产生置数脉冲，在下一个时钟脉冲时使计数器置数0000，实现回0。逻辑图如下，也是仿真图，图中的数码管你不用画，那是为了显示仿真效果的。而反馈清零法，是利用计数器计到7时，产生一个复位信号，使计数器复位回0。但是7是看不到...
答：举例:74161 (1)60进制 (2)12位二进制计数器(慢速计数方式) 12位二进制计数器(快速计数方式) 7.4 寄存器和移位寄存器 寄存器是由具有存储功能的触发器组合起来构成的.一个触发器可以存储1位二进制代码,存放n位二进制代码的寄存器,需用n个触发器来构成. 按照功能的不同,可将寄存器分为基本寄存器和移位寄存器两大...
答：当预置数为0010时，置数端变为高电平后，又是在计数模式下，第一个脉冲到来的上升沿，使得输出为0011。74161是四位二进制同步计数器。置数端低电平有效。当置数端低电平时，预置数0010，如果此时没有时钟脉冲，时钟输入端是低电平，预置数是没有预置进去的，时钟脉冲端为高电平时，预置数0010被预置...
答：cp,cr;input [3:0]d;output tc;output [3:0]q reg [3:0]q;wire ce;assign ce=cep&cet;assign tc=cet&(q==4'b1111);always @ (posedge cp or negedge cr)if(~cr)q<=4'b0000;else if(~pe)q<=d;else if(~ce)q<=q;else q<=q+1'b1;endmodule 4位二进制加计数器。。
答：把Q4输出（取反）引至清0端，就可构成模8计数器，同理把Q3输出（取反）引至清0端，就可构成模4计数器；则X信号就用于选择（选通）Q3、Q2信号了；也就是 F = X * Q2 + X' * Q3；那么复位信号（低电平有效）MR = F' = （X * Q2）’*（X' * Q3）’；给你个参考 ...
答：用74161构成14进制计数器，74161是四位二进制计数器，即16进制计数器。改成14进制可用清0法，利用14即1110产生清0信号，用一个3输入与非门74LS10即可。用教材上的画法画的逻辑图如下。下图是仿真图，最大数是13，数码管显示的d就是13的十六进制数。验证了逻辑图是对的。
答：简单的说你可以通过连线，比如当0000一直到1001就重新回到0000。异步清零。同步预置。都可以做到
答：【错误】74161是集成同步四位二进制计数器，也就是模16计数器，用一片74161可构成16进制以内任意进制计数器。
网友评论：
封所13259751893：
24进制计数器的设计 -
3480况采
： 用74161做了个24进制的计数器,主要元器件为:74161(集成计数器)、7SEG-BCD(七段bcd数码显示管)、7401(与非门)、7404(与非门)、BUTTON(按钮)、NAND(与非门)、AND(与门)、RES(电阻).工作原理:没按一次BUTTON,提供一次上升沿脉冲,第一块74161计数一次,每计数到十次时,下一块74161计数一次,计数从0开始,计数到23,为二十四进制计数器,到达23后又从0开始计数. 用的是proteus仿真的,不知合你的意不? 发张截图给你看看吧!行的话就联系我,给你仿真图.
封所13259751893：
怎么用74LS161和与非门接24进制计数器? -
3480况采
： 呵呵,新手,注册的,不能上传图片,就给你说说吧: 如果利用74160来做的话,可以这样考虑,24=2*10+4,利用2片74160做,第一片使能端接高,第二片使能端接第一片的进位端,两片D0~D3都接地,然后利用一个与非门,第一片(0100)与第二片(0010)构成即可. 对于74161,它为16进制计数器,24=16*1+8,第一片为16进制,当第二片计数到8(此时8为暂态)时,利用与非门,输入到清零端就可以了(因为24计数器从00到23就可以了)……
封所13259751893：
用两片74161和基本逻辑门构成逢十进一的二十四进制计数器 求逻辑电路图 -
3480况采
： U1是低4位,U2是高4位.U1利用与非门反馈组成10进制计数器,U2由于最大只到2不需要组成10进制.两个计数器级联,当高4位为0010,低4位为0100(24),与非门输出低电平,两个计数器置0,构成24进制.
封所13259751893：
用74161设计一个可变模的计数器.要求:当输入x=0时,电路为模8计数器;当输入x=1 -
3480况采
： 把Q4输出(取反)引至清0端,就可构成模8计数器,同理把Q3输出(取反)引至清0端,就可构成模4计数器; 则X信号就用于选择(选通)Q3、Q2信号了;也就是 F = X * Q2 + X' * Q3; 那么复位信号(低电平有效)MR = F' = (X * Q2)'*(X' * Q3)'; 给你个参考
封所13259751893：
用74161设计一个可变模的计数器. -
3480况采
： 把Q4输出引至清0端,就可构成模8计数器,同理把Q3输出引至清0端,就可构成模4计数器; 则X信号就用于选择(选通)Q4、Q3信号了;也就是 = X * Q3 + X' * Q4;
封所13259751893：
急求用74ls161设计24进制计数器,有电路图更好 -
3480况采
： 你好:因为是手机,电路图没法给,我可以给你个方案.74ls161是异步置数同步清零十六进制计数器,构成24进制计数器有两种方法:1.异步置数法.因为是异步,所以不用等待时钟信号就可以直接置数,构成24进制计数器的话,需要两块芯片级联,第一块计数16次后进位一次,然后第二片计数1次,当第一片计数8次与第二片计数1次后就是计数24次,此时通过门电路译出置数信号给置数端就行.2.同步清零法.原理同置数法,只是它是同步清零,需要等待时钟信号一起作用来清零,所以在第一片计数7次与第二片计数1次后就是23次计数,此时译出清零信号,然后再等待一个时钟信号,此时计数24次,又刚好完成清零.有不懂的地方随时回复我.希望我的回答能帮助到你.
封所13259751893：
74161如何构成八进制的计数器? -
3480况采
：[答案] 把一个74161的Q3作为这一级的进位输出端,它就是一个八进制计数器.第一级的4个输出端(Q3,Q2,Q1,Q0)就是8,4,2,1.这个第一级的计数输入是从CLK端输入的,第二级的CLK接第一级的Q3,就构成了八进制计数器的第二级.如此类推,就构成了...
封所13259751893：
74161 模*计数器 -
3480况采
： 用两片74LS161进行级联就可以很容易实现了,既然用一片74151芯片构成模16以下的你都会了,那么用两片74LS151芯片构成模19也不是什么难的事了,都是相同的原理. 图我就不画了,很简单,再说详细点吧,把第一块的RCO输出端连到第二块的EP和ET端,然后在怎么构造就是你的事了,模多少都可以的
封所13259751893：
用74161设计的十进制计数器 -
3480况采
：十个CP脉冲 Qd一个高电平
封所13259751893：
用CC40161设计一个24翻1的计数器
3480况采
：采用4*6 或者6*4 的 因为40161是4位二进制加减法计数器,可以类比74161 采用反馈清零法 所显示的组合00 01 02 03 04 0510 11 12 13 14 15 20 21 22 23 24 25 30 31 32 33 34 35 共24组数据 所以实现了24翻一的目的. 我上边给你的图 是用级联法设计的 采用的反馈清零 如果上边的图看不清 想要原图 联系我
