能够编写verilog的软件
答：1. Xilinx ISE：这是一款由Xilinx公司开发的集成电路设计软件，包含了用于编写、仿真和验证Verilog代码的工具。它支持多种FPGA设计，是学习和开发FPGA的常用工具之一。由于其与Xilinx硬件的高度兼容性，使得在Xilinx FPGA上的开发变得相对简单。2. Cadence Icarus Verilog：这是一款开源的Verilog编译器和仿真工...
答：3. ModelSim SE FPGA设计套件 ModelSim SE FPGA设计套件是一款针对FPGA设计的仿真验证软件。它支持多种FPGA设计语言，包括Verilog和VHDL等。开发者可以使用ModelSim进行逻辑功能仿真验证，确保设计的正确性。此外，该软件还提供了丰富的库和参考设计，为开发者提供了极大的便利。除了上述三个主要软件外，还有其...
答：1、modelsim，用来编译和仿真verilog的。2、quartus II，用来综合verilog下载到FPGA的，也可以仿真，但不如moelsim方便。3、cadance中也可以运行verilog，它下面的NC verilog，XL verilog，也是用来仿真verilog的，环境跟modelsim差不多，但是cadance支持verilog代码与模拟电路同时仿真。
答：verilog编程的软件平台除了Quartus还有Xilinx公司提供的ISE平台，是相对容易使用的、首屈一指的PLD设计环境 ！阅读链接：Xilinx公司的ISE开发设计软件的工程设计流程，具体分为五个步骤：输入（Design Entry）综合（Synthesis）实现(Implementation)验证（Verification）下载（Download）。
答：如果只是仿真的话，可以使用modelsim；如果要对程序进行编译、综合、烧写且调试的话，可以使用altera公司的quartusii和xilinx公司的ise软件。这几种软件我都用过，网上都可以下到相关的安装软件。veriloghdl是一种硬件描述语言，跟C语言有点像，比较容易上手。希望能帮到你。
答：2. Vivado：这是另一个流行的FPGA开发软件，由另一家公司Synopsys推出。Vivado提供了一个强大的设计环境和IP核工具。3. Matlab的HDL Coder：这是一个用于将Matlab和Simulink模型转换为硬件描述语言（HDL）的工具，如Verilog和VHDL，可用于FPGA设计。这些软件提供了各种功能，如代码编辑、仿真、综合、布局...
答：可以使用MAXPLUS II软件进行编译仿真（简单易上手），不过它只能仿真本身程序的时序功能。如果想附带外接电路或者单片机的话，modelsim软件也是不错的选择。
答：你想问的是用什么来编译verilog吧？编写verilog可以用任何文本编辑器，比如windows下的记事本、ultraedit，linux下的emacs、vi等。编译verilog当然最流行的莫过于synopsys的VCS和cadence的NC-verilog了，如果自己要练习的话，可以装modelsim或者activeDHL,因为它们的lisence很容易得到：）
答：3大EDA公司经典工具：mentor ： Modelsim synopsys ： VCS cadence： NC-verilog
答：你可以安装Modelsim仿真软件，它既可以实现写代码（语言编程），编译，又可以仿真，易学易用，是现在普遍使用的电子软件；还有Quartus II开发环境软件，无论是工作在Unix,还是linux工作站还是PC机上，它都可以使你轻松地进行实行设计，编译综合和器件下载。它是一个综合性平台，我还是建议你先学习Modelsim，它...
网友评论：
仲董13667747928：
请问 用什么软件来 编写verilog 语言? -
30720禹温
： 请问 用什么软件来 编写verilog 语言?首先,应该是用什么软件来仿真 verilog语言描述的电路. 用ModelSim VCS NCverilog都可以,ISE也有自带的仿真器的使用ise吗? 为什么装上ise后有很多个可执行的exe文件,到底该运行哪个? xilinx ...
仲董13667747928：
用什么Verilog 编程软件好 -
30720禹温
： Xilinx ISE 或Altera Quartus 都可以
仲董13667747928：
Verilog HDL要用什么软件? -
30720禹温
： 如果只是仿真的话,可以使用modelsim;如果要对程序进行编译、综合、烧写且调试的话,可以使用altera公司的quartus ii和xilinx公司的ise软件.这几种软件我都用过,网上都可以下到相关的安装软件. verilog hdl是一种硬件描述语言,跟C语言有点像,比较容易上手. 希望能帮到你.
仲董13667747928：
关于verilog编程 -
30720禹温
： verilog 有三种仿真器可以用.modelsim menter的软件的,现在到处都是盗版的,用的很广泛.VCS synopsys的软件,公司用的比较多,盗版较少 NC verilog candence的软件,也是公司用的比较多,盗版的较少 所以modelsim是一个好的选择.至于楼上说的Quartus 8.0啦,什么ISE啦,这些都是做FPGA开发的软件,可以把verilog代码综合成们及网表.下载到FPGA测试你的设计.当然这些软件也可以做仿真,但没有之前那三个纯粹做仿真的做的好,速度没他们快.
仲董13667747928：
Verilog仿真软件 -
30720禹温
： 这种仿真工具有很多 Cadence的NC-Verilog和Verilog-XL、Mentor的Modelsim、SYNOPSYS的VCS和Altera QuartusII自带的仿真器都很常用 其中Modelsim在国内最普及 主要用于前仿 用盗版的话 modelsim和quartusii比较好找 搜索就可以了 注意看安装指导说明
仲董13667747928：
ise的xst modelsim quartus 这三个哪个写verilog HDL最好了》? -
30720禹温
： 写verilog?这3个都不是输入工具啊.xst综合, modelsim仿真, quartus是系统.要是真要问,就是用modelsim就行了
仲董13667747928：
Verilog HDL要用什么软件仿真? -
30720禹温
： 比较多的有MODELSIM.如果是IC设计的话,用NC-VERILOG更好,其时序仿真的效率更高.
仲董13667747928：
Verilog 软件 -
30720禹温
： 你可以在QuartusII 6.0 或8.1 版本中进行开发与仿真,但是后期要仿真的话,ModelSim是不错的选择.刚开始学习Verilog语言,进行仿真时去使用ModelSim有些大才小用,而且为一个几行的小程序写TestBench也花时间,不如直接用QuartusII中的波形文件直接仿真,既方便又形象.等你以后开发的代码数量大了,可以再换用ModelSim仿真,此时你的水平也应该比较好了,写TestBench也会比较得心应手.希望我的回答对你有所帮助.
仲董13667747928：
一般使用什么编辑器来写vhdl,verilog程序 -
30720禹温
： 问题就在于你的那一句`include＂adder.v＂,去掉之后不管你怎么放都可以了. 理论上来讲,不同的module应该放在不同的文件内,但也不是绝对的,一般时候放在一起也不会有影响. `include＂adder.v＂这样的指令一般用于编译预处理,也就是所谓的宏定...
仲董13667747928：
Verilog HDL初学者 用Quartus II 还是modelsim6.0呢 -
30720禹温
： VERILOG 的 环境是根据FPGA的型号来选择的的,Quartus II 是ALTERA公司出的,用来对他们公司的FPGA型号进行操作,只用Quartus II 可以对ALTERA 的芯片完整的操作,modelsim 8.0 只是一个仿真工具,完成一个项目中的一个部分,给你实验指导书,再找点其它资料看看 http://bbs.ednchina.com/showtopic.aspx?id=194857
