进制计数器在线使用
答：可以用一片74LS161芯片和适当的逻辑门电路来构成一个60进制计数器。74LS161是一个4位同步二进制计数器，可以方便地实现0到15的计数。为了实现60进制计数，我们需要将两片74LS161级联，并添加适当的逻辑电路。首先，将第一片74LS161（称为计数器A）设置为模10计数器。这可以通过将Q3（最高位）与CLR...
答：74LS161同步7进制加法计数器的使用详解74LS161是一个功能丰富的计数器，其主要组成部分包括：CLK（计数脉冲输入端），当其下降沿触发时计数器会发生变化；～LOAD（同步置数端），在低电平状态下进行同步置数，可以将并行输入的数据ABCD写入计数器；～CLR（异步清零端）在低电平时清零计数器，此时其他输入...
答：1、用74HC161设计一个四进制计数器，使用同步置数功能。当计数到最大数3时，用一个与非门74LS00，产生一个置数信号加到置数端LD即可。下图是逻辑图，也是仿真图，是计数到最大数3时的截图。2、要用到两片74LS161，需要两计数器进行级联，采用同步并行级联方式。其中ET和EP都接高电平。低片计数到...
答：1、掌握集成计数器的功能测试及应用 2、用异步清零端设计6进制计数器，显示选用数码管完成。 3、用同步置零设计7进制计数器，显示选用数码管完成。 二、演示电路 74LS160十进制计数器连线图如图1所示。CLR：异步清零端 CLK：时钟输入端（上升沿有效） A-&...
答：用74161做了个24进制的计数器,主要元器件为:74161(集成计数器)、7SEG-BCD(七段bcd数码显示管)、7401(与非门)、7404(与非门)、BUTTON(按钮)、NAND(与非门)、AND(与门)、RES(电阻)。工作原理:没按一次BUTTON,提供一次上升沿脉冲,第一块74161计数一次,每计数到十次时,下一块74161计数一次,计数从0开始,计数到...
答：使用反馈预置法设计8进制计数器，8的二进制为1000，即Q2Q1Q0都为000，Q3为1，因此将Q3通过一个非门接入置位端，这样每次计数到7后被置为0，完成0-7的8进制计数。置数端D3D2D1D0设置为0。
答：74LS161是四位二进制同步加法计数器，使用该计数器实现十二进制计数器主要有置数法和清零法两种方法。具体过程如下：首先，需要观察74LS161的引脚图和功能真值表如下图所示：观察功能真值表时需要注意74LS161时同步预置、异步清零计数器。故两种设计方法状态设计的状态变化不同，特别是预置数或清零时。1...
答：首先，要用74LS161设计十二进制计数器，需要将74LS161配置为十二进制（或称为十二进制模）计数模式，并连接适当的反馈线以在计数达到12时复位计数器。下面进行详细 1. 了解74LS161：74LS161是一个4位同步二进制计数器，具有异步清除和同步使能输入。它可以配置为模16（0到15）的计数器。为了将其转换...
答：1.74LS90是2-5十进制异步计数器，您要先做八进制连接7490到十进制(CP1和Q0, CP0作为输入，Q3作为输出为十进制)，然后使用异步数跳过一个状态来实现八进制计数。2.把数字从000调到111。首先连接到加法计数状态，当输出为1000时(当Q4为高功率时)将Q4输出连接到R01和R02脚，当计数为1000时立即设置0...
答：看看我做的十进制:http://zhidao.baidu.com/question/437625698.html。一样的原理,将那个两输入与非门换成3输入与非门,再将Q0、Q1、Q3接到那3输入与非门即可。(Q3Q2Q1Q0为)1011时为11,我采用的是反馈清零法。 本回答由网友推荐 举报| 答案纠错 | 评论(1) 13 3 G2526Y 采纳率:40% 擅长: 工程技术...
网友评论：
简徐17552776830：
74LS161 24进制计数器 在线等 -
4387郝玲
： 分为十位和个位两个部分,将十位的Q1与个位的Q2相与,个位的Q3和Q0相与,再将它们的结果相或,接到清零端,如果是低有效需要取反.(Q1(SHI)*Q2)+(Q3*Q0)
简徐17552776830：
怎样用74Ls193做五进制计数器 -
4387郝玲
： 你好:首先明白74LS193的工作原理:74LS193同步可逆递增/递减四位二进制计数器(双时钟脉冲) 其中P0~P3是置数端,Q0~Q3是数据输出端,MR是清零端(高电平有效),PL是置数端(低电平有效),CPU是加正脉冲,CPD是减正...
简徐17552776830：
如何用74LS161芯片构成60进制计数器 -
4387郝玲
： 用两片74LS161芯片,一片控制个位,为十进制;另一片控制十位,为六进制.个位的最高位0,接十位的CP,个位十进制计数器经过十个脉冲循环一次,每当第十个脉冲来到后Q由1变为0,相当于一个下降沿,使十位六进制计数器计数.经过...
简徐17552776830：
怎么用74ls161设计八进制计数器用预置法预置数为0110 -
4387郝玲
： 161是16进制的计数器,从8到15共计8个数,然后复位置数,置入的是输入的数据端D的数,也就是从置入的数开始计数,将D置成1000(8),从八到十五共计八次数,CO端进位输出,这种方法最为简单.
简徐17552776830：
161计数器显示10进制数(在线等 谢谢啊) -
4387郝玲
： 7进制只在人脑中.你的161是十进制还是16进制. 如果是10进制 那么161(d)=320(7进制,以后直接简称7) =a1(16或h) =188(9) =241(8或o) =320(7) =425(6) =1121(5) =2201(4) =12222(3) =1010,0001(2或b) 常用的就2,8,16进制.
简徐17552776830：
你好,怎么用74163构成83进制计数器呢? -
4387郝玲
： 74163(与74LS163功能完全相同)是16进制计数器,个位要改成十进制计数器,用反馈置法,当计数到9,即1001时,产生一个置数信号,使个位计数器回0,并向十位送一个进位信号,十位加1.对于83进制计数器,可利用反馈清0法实现,因74163是同步清0的,所以,利用计数到82(最大数就是82),产生一个复位信号,在下一个时钟脉冲来时,两个计数器清0,实现改制. 逻辑图即仿真图如下,你可以不用画数码管,那是为了显示仿真图效果的.这是计数到最大数82时的截图.
简徐17552776830：
用74LS90和74LS00构成七进制计数器,求高手!!在线等,急急急! -
4387郝玲
： 90先接成十进制,CPB接QA,CPA输入脉冲,R9全接地.QB和QC接与非门【如果我没记错00是与非的话……】然后与非输出接到俩R0
简徐17552776830：
用74ls161构成 下列计数器 136进制计数器(异步置0功能) 60进制(同步置数功能) -
4387郝玲
： LS161的11脚(Q3)和13脚(Q1)接到LS20的其中一个与非门的两个输入端,LS20是双4输入与非门,也就是一个与非门有四个输入端,所以另外两个输入端应该接高电平,然后把这个与非门的输出端接到LS161的CR非端(1脚).输出就是一个十进制计数器了...
简徐17552776830：
用verilog语句设计一个39进制可加可减计数器? -
4387郝玲
： //39进制计数器,可进行加减操作,为0时减操作输出38,为38是加操作输出0.module counter_39{ add, dec, counter }; input add; //为1时加操作 input dec; //为1时减操作 output [5:0] counter; reg [5:0] counter; always @(add and dec) begin if(add...
简徐17552776830：
怎么用用7490设计二十五进制计数器,谢谢谢谢谢谢? -
4387郝玲
： 二进制的一个就行,来一个脉冲触发器的状态翻转. 八进制的需要三个串联. 十进制的和十六进制的差不多,需要四个.十进制的需要在计数满十后,利用逻辑门将计数器清零.
