74161模24计算器
答：74161是四位二进制同步计数器。置数端低电平有效。当置数端低电平时，预置数0010，如果此时没有时钟脉冲，时钟输入端是低电平，预置数是没有预置进去的，时钟脉冲端为高电平时，预置数0010被预置进去，输出为0010.当预置数端变为高电平后，才能正常计数。有时序的。/iknow-pic.cdn.bcebos.com/faedab...
答：利用74161集成计数器可以设计出一个9进制加计数器。首先，将74161的Q3端作为进位输出，作为八进制计数的第一级，其输出Q3-Q0分别对应8,4,2,1。计数的输入从CLK端开始，第二级计数器的CLK信号则连接到第一级的Q3，形成级联结构，从而构建一个多位的八进制计数器。为了实现百以内任意进制的计数和LED...
答：要设计一个9进制加计数器，我们可以利用74161集成计数器。首先，将74161的Q3端作为进位输出，因为Q3对应的是8，Q2为4，Q1为2，Q0为1，这样就形成了一个八进制计数器。计数器的第一级使用CLK端作为输入，第二级的时钟输入（CLK）连接到第一级的Q3，以此类推，可以构建多级的八进制计数器，形成多位...
答：74161是四位二进制同步计数器。置数端低电平有效。当置数端低电平时，预置数0010，如果此时没有时钟脉冲，时钟输入端是低电平，预置数是没有预置进去的，时钟脉冲端为高电平时，预置数0010被预置进去，输出为0010.当预置数端变为高电平后，才能正常计数。有时序的。当预置数为0010时，置数端变为高...
答：十进制整数转换为二进制整数 十进制整数转换为二进制整数采用"除2取余，逆序排列"法。具体做法是：用2去除十进制整数，可以得到一个商和余数；再用2去除商，又会得到一个商和余数，如此进行，直到商为零时为止，然后把先得到的余数作为二进制数的低位有效位，后得到的余数作为二进制数的高位有效位，...
答：数字钟原理框图如图1所示,电路一般包括以下几个部分:振荡器、分频器、译码显示电路、时分秒计数器、校时电路、报时电路。 图一对于各个部分而言 数字钟计时的标准信号应该是频率相当稳定的1HZ秒脉冲,所以要设置标准时间源。 数字钟计时周期是24小时,因此必须设置24小时计数器,他应由模为60的秒计数器和分...
答：两片74LS90都设置成五进制，构成25进制计数器，然后遇24清零。假设两片74LS90是左右摆放，左边设为片1，右边为片2。片1的CPB连接片2的片1的QB与QD与后的结果；片1的QC连接其R0和片2的R0；片2的QD连接其R1端和片1的R1端。其余四个S脚都接零。
答：再画出这23种状态和计数器数字对应的状态图，计算出逻辑式，便可实现彩灯的控制。由于变量过多，逻辑式的化简比较困难，所以我们使用了译码器来得到最小项，直接用最小项进行连接。题目要求实现频率的选择，所以我使用了74161进行分频，从实验箱得到8Hz的脉冲信号，经分频得到2Hz和1Hz的信号，然后用数据...
答：74LS161是一个同步的可预置的四位二进制计数器，并自带有异步功能。可以采用反馈归零法进行6进制的计数器设计。具体设计如下：1、添加一个74LS161芯片：2、添加一个与非门：3、由于需求是6位进制，6的二进制表示为0110，即输出QB和QC需要为1，才能进位，因此将输出QB和QC连接到与非门的输出A和B端口...
答：其工作原理如下:当电路报警的次数超过3次,由IC9(74161)构成的3位计数器将产生进位,通过IC7,输出清零信号送往74161的清零端,以实现重新计数。经过IC8(与门),送到IC12(555)的2脚,使3脚产生5分钟的高电平锁定脉冲(其脉冲可由公式T=1.1RC计算得出),经T9倒相,送IC6输入端,使IC6输出低电平,使IC13不能开锁,...
网友评论：
阮佩19263355319：
24进制计数器的设计 -
6878戴疫
： 用74161做了个24进制的计数器,主要元器件为:74161(集成计数器)、7SEG-BCD(七段bcd数码显示管)、7401(与非门)、7404(与非门)、BUTTON(按钮)、NAND(与非门)、AND(与门)、RES(电阻).工作原理:没按一次BUTTON,提供一次上升沿脉冲,第一块74161计数一次,每计数到十次时,下一块74161计数一次,计数从0开始,计数到23,为二十四进制计数器,到达23后又从0开始计数. 用的是proteus仿真的,不知合你的意不? 发张截图给你看看吧!行的话就联系我,给你仿真图.
阮佩19263355319：
用两片74161和基本逻辑门构成逢十进一的二十四进制计数器 求逻辑电路图 -
6878戴疫
： U1是低4位,U2是高4位.U1利用与非门反馈组成10进制计数器,U2由于最大只到2不需要组成10进制.两个计数器级联,当高4位为0010,低4位为0100(24),与非门输出低电平,两个计数器置0,构成24进制.
阮佩19263355319：
用74161设计一个可变模的计数器.要求:当输入x=0时,电路为模8计数器;当输入x=1 -
6878戴疫
： 把Q4输出(取反)引至清0端,就可构成模8计数器,同理把Q3输出(取反)引至清0端,就可构成模4计数器; 则X信号就用于选择(选通)Q3、Q2信号了;也就是 F = X * Q2 + X' * Q3; 那么复位信号(低电平有效)MR = F' = (X * Q2)'*(X' * Q3)'; 给你个参考
阮佩19263355319：
数字电路基础,用74161组成任意数制的计数器问题!如果题目是要用74161组成100进制的计算器,那么应该把99转成二进制还是把100转成二进制?如果要... -
6878戴疫
：[答案] 模100等于100进制等于(0到99),所以要用上99的二进制
阮佩19263355319：
急求用74ls161设计24进制计数器,有电路图更好 -
6878戴疫
： 你好:因为是手机,电路图没法给,我可以给你个方案.74ls161是异步置数同步清零十六进制计数器,构成24进制计数器有两种方法:1.异步置数法.因为是异步,所以不用等待时钟信号就可以直接置数,构成24进制计数器的话,需要两块芯片级联,第一块计数16次后进位一次,然后第二片计数1次,当第一片计数8次与第二片计数1次后就是计数24次,此时通过门电路译出置数信号给置数端就行.2.同步清零法.原理同置数法,只是它是同步清零,需要等待时钟信号一起作用来清零,所以在第一片计数7次与第二片计数1次后就是23次计数,此时译出清零信号,然后再等待一个时钟信号,此时计数24次,又刚好完成清零.有不懂的地方随时回复我.希望我的回答能帮助到你.
阮佩19263355319：
用74161设计一个可变模的计数器. -
6878戴疫
： 把Q4输出引至清0端,就可构成模8计数器,同理把Q3输出引至清0端,就可构成模4计数器; 则X信号就用于选择(选通)Q4、Q3信号了;也就是 = X * Q3 + X' * Q4;
阮佩19263355319：
模20加法计数器,采用74161芯片同步置零 -
6878戴疫
： 构成九进制的计数器:从0100~1100,因为74161是异步清零,所以把D3D2D1D0=0100,Q3Q2Q1Q0=1101(13)然后如果你是用74LS00(二输入与非门)与非门的话,那么就需要从Q3、Q2、Q0引出三根线,需要用74LS00中的三个与非门.先将Q3和Q2接入一个与非门的输入端,再将其输出端,接入另一个与非门,短接一根线,让他构成一个非门,再将它的输出和Q0接入一个与非门的输入端,最后将该与非门的输出接到74161的L\T\端即可.
阮佩19263355319：
74161 模*计数器 -
6878戴疫
： 用两片74LS161进行级联就可以很容易实现了,既然用一片74151芯片构成模16以下的你都会了,那么用两片74LS151芯片构成模19也不是什么难的事了,都是相同的原理. 图我就不画了,很简单,再说详细点吧,把第一块的RCO输出端连到第二块的EP和ET端,然后在怎么构造就是你的事了,模多少都可以的
阮佩19263355319：
74LS161 24进制计数器 在线等 -
6878戴疫
： 分为十位和个位两个部分,将十位的Q1与个位的Q2相与,个位的Q3和Q0相与,再将它们的结果相或,接到清零端,如果是低有效需要取反.(Q1(SHI)*Q2)+(Q3*Q0)
阮佩19263355319：
用74LS160设计一个24进制计数器,采用置数法 -
6878戴疫
： 用74LS160设计一个24进制计数器,需要片74LS160,当计数到23时,十位为0010,个位为0011,取十位和个位中的3个为1状态的输出端,接到3输入与非门74LS10上,产生置数信号,加到两片74LS160的置数端LD上,两片的初值输入端全接地就可以了. 你的原图太小了,用来修改,不太清楚. 下图是仿真图,参考这个仿真图画也行,但是要省掉数码管,那是为了显示仿真效果的.
