74161设计模60计数器
答：可以用一片74LS161芯片和适当的逻辑门电路来构成一个60进制计数器。74LS161是一个4位同步二进制计数器，可以方便地实现0到15的计数。为了实现60进制计数，我们需要将两片74LS161级联，并添加适当的逻辑电路。首先，将第一片74LS161（称为计数器A）设置为模10计数器。这可以通过将Q3（最高位）与CLR...
答：1、数字钟要完成显示需要6个数码管，八段的数码管需要译码器械才能显示，然后要实现时、分、秒的计时需要60进制计数器和12进制计数器，在在仿真软件中发生信号可以用函数发生器仿真，频率可以随意调整。2、两片级成60进制计数器，用反馈清0法实现。计数器输出的BCD码再用七段译码器74LS247译码，驱动共...
答：用两片74LS161芯片，一片控制个位，为十进制；另一片控制十位，为六进制。个位的最高位0,接十位的CP，个位十进制计数器经过十个脉冲循环一次，每当第十个脉冲来到后Q由1变为0，相当于一个下降沿，使十位六进制计数器计数。经过六十个脉冲，个位和十位计数器都恢复为0000。
答：需要用两片74161，分别对个位，十位计数。个位要改成十进制数计数器，十位改成六进制计数器。74HC161是四位二进制计数器，要设计60进制数秒表要用两片，个接改成十进制计数器，十位改成六进制计数器。手动清零按键放在清0输入端MR上。
答：74161是四位二进制可预置数的同步加法计数器，那它单片能实现最大计数为十六进制，并可通过外加门电路来构成十六进制以下任何进制计数器，因为是同步置数，当时钟信号一到来时会置数会复位，那么就在计数到8的时候通过门电路来产生进位信号，这个进位信号又作为置数信号，那么当时钟信号一来到计数到9，...
答：使得输出为0011。74161是四位二进制同步计数器。置数端低电平有效。当置数端低电平时，预置数0010，如果此时没有时钟脉冲，时钟输入端是低电平，预置数是没有预置进去的，时钟脉冲端为高电平时，预置数0010被预置进去，输出为0010.当预置数端变为高电平后，才能正常计数。有时序的。
答：图中是采用复位法构成的串行进位式20进制计数器。第一个计数器10进制，第二个计数器接成2进制。合起来是20进制。74161是四位二进制同步计数器，有数据置入功能，清零采用的是异步方式，置数采用的是同步方式。未计数前，将输出QD，QC，QB，QA置成1000开始计数，就能构成七进制计数器，计数到111时就有...
答：74161是一个四位同步二进制计数器，其置数端工作在低电平有效模式。当预置数设置为0010时，如果在没有时钟脉冲的情况下，置数端维持低电平，预置数不会被写入。一旦时钟输入端变为高电平，预置数0010才会被有效存储，此时输出显示为0010。值得注意的是，预置数的改变需要在计数模式下，且置数端变为高...
答：利用74161构成七进制加法计数器，最大数是6，所以，利用计数到6时，产生置数脉冲，在下一个时钟脉冲时使计数器置数0000，实现回0。逻辑图如下，也是仿真图，图中的数码管你不用画，那是为了显示仿真效果的。而反馈清零法，是利用计数器计到7时，产生一个复位信号，使计数器复位回0。但是7是看不到...
答：把Q4输出引至清0端，就可构成模8计数器，同理把Q3输出引至清0端，就可构成模4计数器；则X信号就用于选择（选通）Q4、Q3信号了；也就是 = X * Q3 + X' * Q4；
网友评论：
怀残13930272816：
用74161设计一个60进制数字秒表并将结果用共阴极数码管显示的实验方案 -
64282能研
： 需要用两片74161,分别对个位,十位计数.个位要改成十进制数计数器,十位改成六进制计数器. 74HC161是四位二进制计数器,要设计60进制数秒表要用两片,个接改成十进制计数器,十位改成六进制计数器.手动清零按键放在清0输入端...
怀残13930272816：
60进制计数器怎么设计 -
64282能研
： 用2片74160加7400做成.参考电路见附图 74161与74160的结构与引线完全相同.所不同的是74161是4位二进制计数器,74160是4位BCD 10进制计数器.
怀残13930272816：
用ct74161采用异步置零法设计一个13进制的计数器 可以附加必要的门电路 -
64282能研
： 74161 是4位2进制计数器 也就是16进制计数器 13<16 所以 只用一片芯片就可以实现 所以用异步清零法 把预置数端接高电平 将1101 经过三与非门 送给清零端 就可以了
怀残13930272816：
用74161设计一个可变模的计数器.要求:当输入x=0时,电路为模8计数器;当输入x=1 -
64282能研
： 把Q4输出(取反)引至清0端,就可构成模8计数器,同理把Q3输出(取反)引至清0端,就可构成模4计数器; 则X信号就用于选择(选通)Q3、Q2信号了;也就是 F = X * Q2 + X' * Q3; 那么复位信号(低电平有效)MR = F' = (X * Q2)'*(X' * Q3)'; 给你个参考
怀残13930272816：
用74161设计的十进制计数器 -
64282能研
：十个CP脉冲 Qd一个高电平
怀残13930272816：
用74LS161及必要的门电路设计一个六十进制计数器,并用MULTISUM仿真. -
64282能研
： 用74LS160集成块设计一模为8,开机能自动清零的计数器,计术规则按:2,4这个比较困难,160输出为8421码,从0到9.按照你的要求后面需要接许多逻辑门
怀残13930272816：
急求,用74LS161和74LS00设计十进制计数器 明天要考试了.求 -
64282能研
： 要用74LS161和74LS00设计十进制计数器,可采用反馈清零法.因74LS161是16进制计数器,当计数到十,即Q3Q2Q1Q0=1010时,将Q3,Q1接到一个与非门74LS00,产生一个复位信号,加到复位端MR,使计数器回0,实现改制.但1010状态只出现一瞬间,宏观上看不到.逻辑图如下.去掉数码管,如下图
怀残13930272816：
用74161设计一个可变模的计数器. -
64282能研
： 把Q4输出引至清0端,就可构成模8计数器,同理把Q3输出引至清0端,就可构成模4计数器; 则X信号就用于选择(选通)Q4、Q3信号了;也就是 = X * Q3 + X' * Q4;
怀残13930272816：
求设计一个用74LS161组成的7进加法计数器.(分别用异步清零、同步置零、c置数法实现)电路图及步奏! -
64282能研
： 1、首先找到一块74LS195芯片,将其J、K输入端连接到一起,将R、LOAD端连接高电平,将CP端连接脉冲信号,再将输出端从左到右、从上到下编号为Q0、Q1、Q2、Q3,如图所示. 2、运用上面告诉大家的公式算出i=3,所以将Q2和Q3...
