74ls138内部逻辑图
答：将3-8译码器的输出OUT(1、2、4、7)作为一个4输入的或门的输入，或门的输出作为加法器的和；将3-8译码器的输出OUT(3、5、6、7)作为一个4输入的或门的输入。或门的输出作为加法器的进位输出。即完成了加法器的设计。回过头来分析：当加法器的输入分别为：a=1,b=0,ci=1时。对应3-8译码器的...
答：即001，010，100。要用 74ls138译码器来实现，就是把这三个状态，对应74ls138的三个译码输出状态上，即Y1，Y2，Y4，得逻辑函数 Z=Y1+Y2+Y4，变成与非-与非式，就变成了74ls138译码器的三个输出端的状态了。因为，这里不能打出表示非的横线来。逻辑图如下，并分别画出了三个输出为1的状态 ...
答：与非门用74LS20，四输入与非门。0表示否定。011 101 110 111四种情况表决通过。。A B C代表3个人，然后简化1表示赞成
答：设计信号灯电路，设计方法参见相关教材中用译码器设计组合逻辑电路。要求：1)列出逻辑真值表。2)写出逻辑函数式。3)画出逻辑电路图和芯片引脚接线图。4)实验接线并测试电路。提示：用74LS138设计信号灯电路时，可以用74LS30（见图3.2.3）配合设计。注意：与非门多余的端口接高电平，防止引入干扰。
答：根据查询得知。引脚图：1、首先用与非门组成的3线-8线译码器74LS138。2、其次3线-8线译码器74LS138的功能表。3、最后74ls138逻辑符号逻辑图还是功能表打开即可。
答：如图所示：逻辑电路图处理大量的约束项，值为1或0的项却是有限的，提出组合逻辑电路设计的一种新方法。与逻辑表示只有在决定事物结果的全部条件具备时。结果才发生的因果关系。输出变量为1的某个组合的所有因子的与表示输出变量为1的这个组合出现、所有输出变量为0的组合均不出现，因而可以表示输出变量为1...
答：上面的两式表明了第1片74LS138工作而第2片74LS138禁止时，将的0000～0111这8个代码译成8个低电平信号；第2片74LS138工作而第1片74LS138禁止时，将的1000～1111这8个代码译成8个低电平信号。这样就用两个3线－8线译码器74LS138扩展成一个4线－16线的译码器了，电路原理图如下图所示：...
答：逻辑电路图
答：74ls138引脚图74HC138管脚图：74LS138为3线，8线译码器，共有54/74S138和54/74LS138两种线路结构型式。38译码器，是TTL系列的，也就是74系列，有三百个输入端A0，A1，A2，其中A2是高位，输出是度八个低电平输出Y0～Y7，工作电压一般的5V就可以了。举个例子：A0，A1，A2依次输入000，输出就是Y0，...
答：全加器真值表：00000；00110；01010；01101；10010；10101；11001；11111；故有Si和Ci的表达式分别为：Si＝A’B’C＋A’BC’＋AB’C’＋ABC Ci＝A’BC＋AB’C＋ABC’＋ABC 故74138的连接图为：下面的地址输入端：A2、A1、A0分别接全加器的三个输入信号：Ai、Bi、Ci－1；下面的使能信号端：...
网友评论：
雍利17264207957：
芯片74LS138有什么用? -
62131乌志
： 原发布者:28366915374ls138译码器74ls138译码器内部电路逻辑图功能表简单应用74HC138:74LS138为3线-8线译码器,共有54/74S138和54/74LS138两种线路结构型式,其74LS138工作原理如下:当一个选通端(G1)为高电平,另两个选...
雍利17264207957：
74138的译码器 -
62131乌志
： 74138,是一个3到8的译码器,分为74HC138(cmos)和74LS138(TTL)两种,下图是其逻辑符号及管脚排布,下表中列出了该器件的逻辑功能,从表中可以看出其输出为低电平有效,使能端G1为高电平有效,G'2、G'3为低电平有效,当其中一个...
雍利17264207957：
用74LS138译码器实现如下逻辑函数:F(A,B,C)=∑M(1,3,5) -
62131乌志
： F(A,B,C)=∑m(1,3,5),如下图:
雍利17264207957：
用3/8译码器74LS138和门电路构成全加器,写出逻辑表达式,画出电路图, -
62131乌志
：[答案] 首先得弄清楚全加器的原理,你这里说的应该是设计1位的全加器. 全加器有3个输入端:a,b,ci;有2个输出端:s,co. 与3-8译码器比较,3-8译码器有3个数据输入端:A,B,C;3个使能端;8个输出端,OUT(0-7). 这里可以把3-8译码器的3个数据输入端当...
雍利17264207957：
用74LS138器件设计逻辑函数Y=(非)CA(非)B+(非)A(非)C+BC ,求具体电路图啊谢谢,给分 -
62131乌志
： Y=AB'C'+A'C'(B+B')+(A+A')BC=AB'C'+A'BC'+A'B'C'+ABC+A'BC=Y4+Y2+Y0+Y7+Y3 将138的输出0 2 3 4 7脚接一个与非门即可提问者评价 请问是将138器件的0 2 3 4 7脚全部接在一个与非门上还是分别接一个与非门呢啊? 74LS11是三个3输入与门 Y0Y2Y3接一个与门 它的输出与Y4Y7再接一个与门 这时候的输出接74LS04非门 得到最终的Y 真值表只能自己列写了 只能帮你到这一步 上次你是评价不是追问 所以没法继续回答
雍利17264207957：
用74LS138设计一个电路图实现函数F=AB+BC -
62131乌志
： G1接电源, G2A和G2B接地, A=A0, B=A1, C=A2; F=AB+/B*C, F=Y3+Y4+Y5+Y7. 我没有其它好办法了.
雍利17264207957：
试画出用3线—8线译码器74LS138和门电路产生如下多输出... - 上学吧
62131乌志
： 非门应该移至左面的74LS138的6脚输入端,参考下图:
雍利17264207957：
用74ls90和74ls138构成一个可以产生5个节拍脉冲的时序脉冲发生器 -
62131乌志
： 74ls90 就是一个二,五进制计数器,用Q3Q2Q1三个输出端就是输出五进制数,再用74ls138译码就成了.74ls138的Y0~Y4,输出的就是5个节拍脉冲的时序脉冲了.如下图,
雍利17264207957：
用74LS138设计一个译码电路,分别选4片2864,列出各芯片占的地址空间范围 -
62131乌志
： 2864的寻址范围是0~8192,74LS138是三八线译码器,分选4片2864,若取前4位译码输出,个芯片的地址空间(假设偏移地址为0x0000)为: 0x0000~0x1FFF; 0x2000~0x3FFF; 0x4000~0x5FFF; 0x6000~0x7FFF.
