74ls160实现7进制
答：1、掌握集成计数器的功能测试及应用 2、用异步清零端设计6进制计数器，显示选用数码管完成。 3、用同步置零设计7进制计数器，显示选用数码管完成。 二、演示电路 74LS160十进制计数器连线图如图1所示。CLR：异步清零端 CLK：时钟输入端（上升沿有效） A-&...
答：1、掌握集成计数器的功能测试及应用 2、用异步清零端设计6进制计数器，显示选用数码管完成。 3、用同步置零设计7进制计数器，显示选用数码管完成。 二、演示电路 74LS160十进制计数器连线图如图1所示。CLR：异步清零端 CLK：时钟输入端（上升沿有效） A-&...
答：这是初始值为1的7进制计数器，利用置数法，计数到7时，将Q2Q1Q0接到与非门，产生一个置数信号加到LD端，而预置数端将D0接VCC，D3D2D1都接到GND。
答：74LS161好像没有同步置0功能。异步清0只需计数到7时，淸0端有效即可。同步置数是只有有效边沿到来时才置数，7进加法计数器则应是计数到6时同步置数端有效。此时其置数输入端应该接0000。发图片经常发不上来。给你用文字描述吧。异步清0端(CR非）=非（Q2Q1Q0)同步置数端（LD非）=非（Q2Q1)
答：用74LS160集成块设计一模为8，开机能自动清零的计数器，计术规则按：2，4这个比较困难，160输出为8421码，从0到9.按照你的要求后面需要接许多逻辑门
答：实验774ls160组成n进制计数器一、实验内容1．掌握集成计数器的功能测试及应用2．用异步清零端设计6进制计数器，显示选用数码管完成。3．用同步置0设计7进制计数器，显示选用数码管完成。二、演示电路74LS160十进制计数器连线图如图1所示。图174LS160十进制计数器连线图74161的功能表如表1所示。由表1...
答：74ls160芯片这样组合是初值为3的7进制计数器，计数值为3~9，见下图，计数到1001，即是9时产生置数信号，将预置数0011（3）送放计数器，从3开始计数。
答：74LS160 芯片同步十进制计数器，计数从开路置数1100到1001再置数，7进制计数器。
答：七进制计数，当计数到7时，Q2Q1Q0端口均为1，经与非得到低电平驱动CR端使160清零 所以，计数内容为0~7(7不出现)
答：开关当前断开位置：四进制计数器 开关切换闭合位置：七进制计数器
网友评论：
封和13698419098：
用 74LS160 的同步置数功能构成七进制计数器.写出详细的设计报告. -
19780殳生
： 用74LS160集成块设计一模为8,开机能自动清零的计数器,计术规则按:2,4这个比较困难,160输出为8421码,从0到9.按照你的要求后面需要接许多逻辑
封和13698419098：
谁会画一个七进制的计数器? -
19780殳生
： 用74LS160 把Q2 Q1 Q0 分别接到一个三输入与非门的输入端,三输入与非门的输出端接到RD(应该有反号).EP ET 管脚接“1” 就是7进制计数器
封和13698419098：
74ls161反馈清零实现七进制计数器 -
19780殳生
： 74LS163 是同步清除,常用的 74LS161 是异步清除,二者反馈值相差 1 . 从 0 计数 到 9 输出清零信号,此时时钟上升沿已经过去,清零在第十个时钟上升沿起作用.LS161 是立即清零,如果用 LS161 反馈值是 10 .
封和13698419098：
求设计一个用74LS161组成的7进加法计数器.(分别用异步清零、同步置零、c置数法实现)电路图及步奏! -
19780殳生
： 1、首先找到一块74LS195芯片,将其J、K输入端连接到一起,将R、LOAD端连接高电平,将CP端连接脉冲信号,再将输出端从左到右、从上到下编号为Q0、Q1、Q2、Q3,如图所示. 2、运用上面告诉大家的公式算出i=3,所以将Q2和Q3...
封和13698419098：
用74ls161设计一个七进制计数器
19780殳生
： 把Q1Q2用与非门连到CR端应该就行了
封和13698419098：
只用74LS90实现七进制计数器 -
19780殳生
： 这个很简单啊,QA、QB、QC、QD接输出,R9(1)R9(2)其中一个接低电平,另一个随便,然后将输出脚的QA、QB、QC接在一个三输入的与非门的输入端,与非门的输出端接在一个反相器的输入端,反相器的输出端接在R0(1)和R0(2)上面,也就是说,R0(1)和R0(2)短接,这样输出端就可以从0-6的变化了(0000(0) 0001(1) 0010(2) 0011(3) 0100(4) 0101(5) 0110(6) 0111(7)),当输出端的A、B、C同时为1时,与非门输出才为0,反相器输出为1,然后R0(1)和R0(2)同时为1,把输出端置零.这种方法好像叫做什么反馈清零法望采纳
封和13698419098：
数字电子技术问题 74LS160是模10加法计数器 -
19780殳生
： 七进制计数,当计数到7时,Q2Q1Q0端口均为1,经与非得到低电平驱动CR端使160清零 所以,计数内容为0~7(7不出现)
封和13698419098：
用 CT74LS160, CT74LS161 都可以实现十二进制计数器吗? -
19780殳生
： 74LS160是十进制加法计数器,最大数是9,即1001,是不能改成十二进制计数器的.只有74LS161 是可以实现十二进制计数器的.
封和13698419098：
如何用D触发器构成七进制计数器工期 -
19780殳生
： 用HDL这么搞 module count4(clk,reset,co); input clk,reset; output co; reg[1:0] count; always@(posedge clk or negedge reset) if(~reset) count<=0; else if(count==3) count<=0; else count<=count+1; assign co=(count==3); endmodule
