74ls161构成20进制
答：首先把个位的74LS161改成十进制计数器并产生进位信号，向十位计数器进位。再利用24产生复位信号，使十位和个位计数器复位回0，实现24进制计数。最大数是23，逻辑图即仿真图如下所示。
答：74LS161本身是十进制。要实现7进制有两种方法:清零和置数。清零法:将输出端的Q0、Q1、Q2(Q3是高位)通过一个与非门接到清零端,置数端接高电平(数据输入端不用管)。置数法:数据输入端D0、D1、D2、D3(D3是高位)接成0011,清零端接高电平,输出端CO接一个非门,再接到置数端,此时的输出就是7进制。不好...
答：推荐于2017-12-16 08:20:08 最佳答案 74ls161是四位同步二进制加法计数器,可用两片74ls161级联做出24进制计数器,首先第一片作低位计数,第二片作高位计数;当时钟信号一到来时,低位计数器计数一次,一共计数16次计数器本身会自动清零重新开始计数同时会产生一个进位信号,将这个进位信号接到高位计数器的时钟信号...
答：为您推荐: 74LS20 74LS48芯片 74LS160芯片 164芯片的功能是什么 74LS112芯片是 芯片74LS194 74LS138 874LS151 74LS153功能表 课程设计总结心得体会 其他类似问题2015-12-29 用74LS161设计一个十进制计数器 2012-12-21 求设计一个用74LS161组成的7进加法计数器。(分别用异步... 8 2013...
答：为了实现百以内任意进制的计数，可以采用同步加法计数器74LS161（或74LS160）和二输入与非门74LS20。将这些部件结合，形成一个可灵活调整进制的计数器，并通过LED数码管显示当前的计数状态。为了提供时钟信号，可以利用555定时器构建多谐振荡电路，为计数器的正常工作提供稳定的时钟输入。电子计数器按功能...
答：2012-12-31 用74LS161四位同步二进制加法计数器的异步清零功能设计一... 12 2008-12-09 利用反馈置位法和反馈抚慰法用74LS161构成十进制计数器? 4 2011-10-24 分别用集成计数器74161 4位同步二进制加法计数器芯片的反... 2 2016-06-13 反馈置零构成一个六进制做法 更多...
答：就是50进制的计数器，操作步骤如下：1、在原理图上画出20进制计数器的原理图，由于74LS161为16进制计数器，这里需要同时使用两片就才可以实现目标；2、画完原理图后开始编译，看看是否出现错误；3、编译完成后开始仿真，在Node Finder处添加输入管脚，并输入波形，观察仿真结果。
答：利用加法计数器74LS161设计六进制减法计数器,画出状态转换图,逻辑图... —— 要用加法计数器74LS161设计六进制减法计数器，只能采用在计数器的四个输出端Q3Q2Q1Q0各接一个非门，取反码即为减法。例，原码为1111，反码为0000，六个状态为：0000~0101。怎样用计数器拨退位减法 —— 20以内的退位...
答：CP先输入的那一片是低位，低位再输出脉冲到高位，所以左侧是低位右侧是高位是对的。此芯片是预置位的，第一片预置“9”，第二片预置“7”。第一片的计数规律：1001-1010-1011-1100-1101-1110-1111 然后输出进位脉冲，中间经过了7个脉冲相当于7进制。CP被7分频。第二片计数规律：0111-1000-1001-...
答：74161是16进制的，要15进制只要输出QAQBQCQD连4输入与非门再连~load置零，4个D全接地，ENP ENR ~CLR 接高电平，clk接时钟信号。也就是3456接地，1、7、10接高电平，11、12、、13、14接74ls20四输入与非门，与非门输出端接9.就可以了 ...
网友评论：
梅吕17665713154：
用两片74ls161芯片连接成二十进制的计数器,画出相信的连线图 -
18827郑净
： LS161 是同步计数器,应该用置数法.题目要求用复位法,只能委屈 161 了.
梅吕17665713154：
数字电路问题.如何使用 预置数法 使74LS161构成二十四进制计数器 -
18827郑净
：[答案] 计数范围:0 ~ 23 .LS161 是同步预置,异步清零,两种方法反馈数值差 1 ,清零法是计数到 24 去清零 .
梅吕17665713154：
俩个163计数器怎么变成20进制 -
18827郑净
： 74LS163 是同步清除,常用的 74LS161 是异步清除,二者反馈值相差 1 . 从 0 计数 到 9 输出清零信号,此时时钟上升沿已经过去,清零在第十个时钟上升沿起作用.LS161 是立即清零,如果用 LS161 反馈值是 10 .
梅吕17665713154：
10.11 用74LS161构成的计数器电路如图10 - 57所示,试分析它为几进制? -
18827郑净
： 左图:LD=1,当输出为2113 0110 时,CR=0,—> 输出置零(52610000). 在CP作用下,经 0001, 0010, 0011, 0100, 0101, 0110 再次置零(41020000).因此这是个六进制计数器. 右图1653: 当输出为内 1010 时,LD=0,—> 输出端(Q)=输入端(D)(0111). 在CP作用下,经 1000, 1001, 1010 再次置位容到D(0111).因此这是个三进制计数器.
梅吕17665713154：
利用74LS161实现25进制 -
18827郑净
： 因为74LS161是四位二进制计数器,所以,先把个位的74LS161改成十进制计数器,再利用反馈清零法改成25进制计数器,逻辑图如下
梅吕17665713154：
怎样用74ls161组成十进制计数器?用CO端能不能进位的?想用几个74LS161组成个计数器,要2种方法~~ -
18827郑净
： 直接用74LS160,74LS160为十进制计数器.如果用74LS161为十六进制计数器需用置零法或者用置数法就可以了.
梅吕17665713154：
74LS161构成35进制计数器 -
18827郑净
： 用两片74LS161芯片,一片控制个位,为十进制;另一片控制十位,为六进制.利用74LS161本身的控制端(完成十进制,在达到1001(即十进制的九)时,给第二个芯片一个脉冲使第二个芯片计数加一,同时第一片清零,这样反复,直到第二片达到0110时第二片自身清零,这样完成一次60的计数,且回到初态,两片74LS161全部清零,继续重复计数.
梅吕17665713154：
数字电路设计 用两块74ls161设计十八进制计数器 一块设计成十进制 一块为二进制 -
18827郑净
： 74ls161是4位2进制可预置同步计数器. 要做7进制计数,最大值是6(0110),数据端置0,取161输出6取反,去控制置数端(9脚),161会等到下一个时钟脉冲才置入数据,完成溢出归零控制.
梅吕17665713154：
试用74LS161集成集成计数器构成一个十二进制计数器?要求用反馈预置法实现. -
18827郑净
： 在数字电路中,能按一定时间、一定顺序轮流输出脉冲波形的电路称为顺序脉冲发生器.顺序脉冲发生器也称脉冲分配器或节拍脉冲发生器,一般由计数器(包括移位寄存器型计数器)和译码器组成.作为时间基准的计数脉冲由计数器的输入端...
