74ls192up管脚功能图
答：十进制可逆计数器74LS192引脚图管脚及功能表74LS192是同步十进制可逆计数器，它具有双时钟输入，并具有清除和置数等功能，其引脚排列及逻辑符号如下所示：图5-474LS192的引脚排列及逻辑符号（a）引脚排列(b)逻辑符号图中：为置数端，为加计数端，为减计数端，为非同步进位输出端，为非同步借位输出...
答：用74LS192芯片构成30秒倒计时电路图如下所示：采用74LS192芯片作为计数器，也是同步的加减计数器，其具有清除和置数的功能。选择两片74LS192作为分别作为30的十位和个位。本电路图中将作为十位的计数器输入端置为0011而将个位的输入端置为0000。将两片74LS192的置数端连出来与开关B相连，开关B控制置...
答：主要突出计数和进位，略去预置和校时，及简化了七段码显示电路。
答：74LS192是同步十进制可逆计数器，它具有双时钟输入，并具有清除和置数等功能，
答：74LS192芯片是一个具有双计数功能的芯片，既可以做加计数，也可以做减计数。1、A、B、C、D 置数输入端，管脚悬空相当于接低电平“0”；2、Qa、Qb、Qc、Qd 数字信号输出端 3、~BO借位信号输出端 4、~CO 进位信号输出 5、~Load 置数端，低电平有效 6、DOWN 减计数时钟信号输入...
答：74LS192是属8421BCD码的十进制计数器，其功能真值表如表4所示。其中MR是异步清零端，高电平有效。PL(———)是并行置数端，低电平有效，且在MR=0有效。CPU和CPu是两个时钟脉冲，当CPd=1，时钟脉冲由CPU端接入。并且MR=0，PL(———)=1时，74LS192处于加法计数状态；当CPu脉冲从CPd端输入，且...
答：用作十进制计数需要加别的电路才能完成，建议改为74LS192，是十进制可逆可预置计数器，管脚功能只有第4、5脚有一点区别，其它一样。具体电路见图，/LOAD为装载计数初始值引脚，要求不严格可以不接，但我们测试有的时候不正常。如果你一定要用74LS191来完成的话再追问，电路要复杂一些。希望能帮到你！
答：因为你的图中74LS192D的逻辑控制11脚接错了，导致74LS192D的工作时序不正确，所以不能计数。请按下图更正即可正确计数0~9，并循环。另外，作为计数器，D0~D3可以悬空。
答：74LS192是十进制计数器，满十产生进位，就用这个进位信号作为第二个74LS192芯片的计数脉冲，如果计数脉冲是采用二级同步的，这个进位信号也可作为第二个74LS192芯片的最低位（P0，或D0）的输入信号，再把第二级输出的Q0（十位=1）和第一级输出的Q0、Q1（个位=11）信号相与，产生复位两级计数器的...
答：74ls192是双列直插（DIP）16脚封装，引脚宽度最大0.58mm（焊盘孔最小0.6mm），相邻引脚中心距2.54mm，PCB行距（两排插脚距离）7.62mm （焊盘行距最小7.7mm），插脚（外扩）最大行距9.8mm。
网友评论：
裘种18419418376：
74ls192的功能表及管脚功能?急求!!!! -
32131弓路
： 74LS192是属8421BCD码的十进制计数器,其功能真值表如表4所示.其中MR是异步清零端,高电平有效.PL(———)是并行置数端,低电平有效,且在MR=0有效.CPU和CPu是两个时钟脉冲,当CPd=1,时钟脉冲由CPU端接入.并且MR=0...
裘种18419418376：
74ls192引脚功能 -
32131弓路
： 16vcc,8gnd,15/1/10/9data a,b'c'd 3,2,6,7qa'qb'qc'qd 4count down 5count up 14 clear 11load非 12ca非,13bo非
裘种18419418376：
74ls192原理图管脚的圆圈怎么画
32131弓路
： 十进制可逆计数器74LS192,在altium中,打开sch库,双击脚,在outside edge中选择dotum
裘种18419418376：
74ls192引脚中引脚中 BO~ CO~这两个脚的作用 -
32131弓路
： CO为进位输出:1001状态后负脉冲输出, BO为借位输出:0000状态后负脉冲输出....
裘种18419418376：
74hc192和74ls192的区别 -
32131弓路
： 74hc192和74ls192都是可预置BCD可逆计数器(双时钟),引脚排列一样.74hc192是CMOS器件,电源工作电压2V - 6V.74ls192是TTL器件电源电压5V.up是加计数输入时钟端,dn是减计数输入时钟端.
裘种18419418376：
74ls192引脚中引脚中 LD非这个脚的作用 -
32131弓路
： 74LS192是十进制同步加/减计数器,第11脚LD非是允许预置低电平有效.通俗点讲192是可以设定数的.在LD是低电平时可以对(15)(1)(10)(9)讲行设置.这时输出端不受影响.在LD为高电平时输出端则输出为你设置的那个数.这样说能明白吗?
裘种18419418376：
74ls192中CLR管脚是什么功能? -
32131弓路
： 74ls192中CLR引脚是清零引脚.当CLR为高电平时,使输出端Qd,Qc,Qb,Qa为0000.
裘种18419418376：
数字逻辑实验 13进制计数器,用2个74LS192芯片连接,给个电路图,最好标好管脚,谢谢 -
32131弓路
： 74LS192是十进制计数器,满十产生进位,就用这个进位信号作为第二个74LS192芯片的计数脉冲,如果计数脉冲是采用二级同步的,这个进位信号也可作为第二个74LS192芯片的最低位(P0,或D0)的输入信号,再把第二级输出的Q0(十位=1)和第一级输出的Q0、Q1(个位=11)信号相与,产生复位两级计数器的信号,也就是计数到13后,便复位到0了.
裘种18419418376：
74ls192引脚图
32131弓路
： http://www.ic37.com/sell/pdf.asp?keyword=74ls192&x=36&y=18 进去,右键下载就可以看到了
裘种18419418376：
74ls74d芯片引脚图及功能表
32131弓路
： 74LS74这个集成块是一个双D触发器,其功能比较的多,可用作寄存器,移位寄存器,振荡器,单稳态,分频计数器等功能.除此之外,像数字电路总的集成块的用途都是相当的多,根据情况灵活的运用.74为2个D触发器,1脚为第一个触发器的复位端低电平有效,2脚为D1,3脚为第一个触发器的时钟CP1,4脚为第一个触发器的置位端低电平有效,5脚为Q1,6脚为Q1,7脚接地GND,8脚为Q2,9脚为Q2,10脚为第二个触发器的置位端低电平有效,11脚为第二个触发器的时钟CP2,12脚为D2,13脚第二个触发器的复位端低电平有效,14脚为电源VCC.注意在实际使用是两个芯片的置位和复位端都要接高电平.分享
