74ls48真值表
答：把74LS48芯片的A3输入端接地，就是BCD码输入的最高位D接地，使D=0，这样只有低3位输入有效，输入的BCD码为0000~0111，即0~7，译码后只显示0~7这八个数码，见下图的真值表，真值表中画红框内的状态被屏蔽掉了。
答：74LS48真值表为什么有10及10以上？747LS48是BCD码译码器，输入0~9有效，译码输出可显示数码0~9，这没错。但是，对于，四位二进制数还有10~15的6个数，对BCD码而言是伪码，可用户在使用中可能会输入10~15的伪码，为了显示出伪码，输出显示成乱码，所以，这6个伪码是有输出的。
答：74LS48/SN74LS48 引脚功能如下:工作电压:5V 74LS48除了有实现7段显示译码器基本功能的输入（DCBA）和输出（Ya～Yg）端外，7448还引入了灯测试输入端（LT）和动态灭零输入端（RBI），以及既有输入功能又有输出功能的消隐输入/动态灭零输出（BI/RBO）端。由7448真值表可获知7448所具有的逻辑功能：...
答：这不是不正常，这片LED译码驱动就是这样显示的，6像b，9像q。
答：x表示任意，0或者1
答：7448主要是为显示10进制 0-9 来设计的。内部逻辑电路上没有设计着显示ABCDEF的部分。所以，在希望显示A-F时候，内部逻辑电路不能输出正确的段位。所以就显示了些乱符号。
答：表1 74LS148的功能真值表(2)定时电路设计原理及设计:该部分主要由555定时器秒脉冲产生电路、十进制同步加减计数器74LS192减法计数电路、74LS48译码电路和2个7段数码管即相关电路组成。具体电路如图5所示。两块74LS192实现减法计数,通过译码电路74LS48显示到数码管上,其时钟信号由时钟产生电路提供。74192的预置数...
答：74ls48除了用74LS248代替,还可用CD4511代替。CD4511的引脚排列和74LS48一样。只差第5脚的电位。74ls48的5脚在真值表上无要求。CD4511的第5脚在0时选通,1时锁存。 本回答由网友推荐 举报| 答案纠错 | 评论 5 0 yuezg52128 采纳率:48% 擅长: 婚嫁 上海 为...
答：电路选用优先编码器 74LS148 和锁存器 74LS279 来完成。一.优先编码器 74LS14874LS148为8线-3线优先编码器,表4为其真值表,图4.1.1为其管脚图。 图4.1.1 表4 74LS148 8线—3线二进制编码器真值表74LS148工作原理如下: 该编码器有8个信号输入端,3个二进制码输出端。此外,电路还设置了输入使能端ST,输出...
答：上面提到,74LS48是输出高电平有效的中规模集成BCD七段显示译码驱动器,它的功能简图和管脚引线图如图5-4所示。其真值表见表5-2所示。 表5-2 74LS48BCD七段译码驱动器真值表十进制数或功能 输 入 输 出 A3 A2 A1 A0 a b c d e f g0 1 1 0 0 0 0 1 1 1 1 1 1 1 01 1 × 0 0 0 ...
网友评论：
养栏17850454118：
中规模计数器集成电路74ls160 rco在什么状态下出现?其有效电平是什么 -
41699年蚂
： 74LS48 的管脚排列如图 (c) 所示. 其真值表如表 3 所示. 该器件输入信号为 BCD 码, 输出端为 a 、 b 、 c 、 d 、 e 、 f 、 g 共 7 线,另有 3 条控制线 LE 、 RBI 、 BI/RBO . LE 端 为测试端.在 BI 端接高电平的条件下,当 LE =0 时,无...
养栏17850454118：
有关74ls48 -
41699年蚂
： 需要在七段数码管的七个端口都加电阻(如560欧姆),如果是共阴极数码管,则电阻另一端接高电平.如果是共阳极数码管,则电阻另一端接低电平.由于74LS48输出高电平有效,所以选前一种情况. 注:七段数码管是共阴极还是共阳极需要看它端口,如果有CK则是共阴极,CK端接地.如果有CA则是共阳极,CA端接高电平.
养栏17850454118：
74LS48与74LS248功能是一样的吗??可以 互相代替吗?? -
41699年蚂
： 数字电路中经常需要十六进制七段数码管译码驱动芯片.已知的74LS48、74LS248等芯片由于只是BCD码-七段数码管驱动器,都不能正确显示十六 进制A~F,如用门电路设计,虽然理论上可行,但所需芯片太多,接线过于复杂,而用存储器实现却很方便,并可自由选择共阴或共阳译码输出.限于篇幅,略去 2764作为十六进制七段数码管译码驱动器(包括 74LS48)的真值表.
养栏17850454118：
双2 - 4译码器 74LS139真值表 -
41699年蚂
： 4、5、7上的非的意思是:输出低电平有效,即输出逻辑“0”.允许端为“L”时,4个输出端会有1个输出“L”,即“低电平”,或逻辑“0”.允许端为“H”时,4个输出端会全部输出“H”,即“高电平”,或逻辑“1”,视为无效.下图为真值表
养栏17850454118：
组合逻辑电路的分析 -
41699年蚂
： 在asic设计和pld设计中组合逻辑电路设计的最简化是很重要的,在设计时常要求用最少的逻辑门或导线实现.在asic设计和pld设计中需要处理大量的约束项,值为1或0的项却是有限的,提出组合逻辑电路设计的一种新方法. 与逻辑表示只有在决定事物结果的全部条件具备时,结果才发生.输出变量为1的某个组合的所有因子的与表示输出变量为1的这个组合出现、所有输出变量为0的组合均不出现,因而可以表示输出变量为1的这个组合. 组合逻辑电路的分析分以下几个步骤: (1)有给定的逻辑电路图,写出输出端的逻辑表达式; (2)列出真值表; (3)通过真值表概括出逻辑功能,看原电路是不是最理想,若不是,则对其进行改进.
养栏17850454118：
74ls48可以用什么代替 -
41699年蚂
： 74ls46,74ls47,74ls141等都可以
养栏17850454118：
74ls48除了用74LS248代替,还可以可以用什么型号的芯片代替 -
41699年蚂
： 74ls48除了用74LS248代替,还可用CD4511代替.CD4511的引脚排列和74LS48一样.只差第5脚的电位.74ls48的5脚在真值表上无要求.CD4511的第5脚在0时选通,1时锁存.
养栏17850454118：
74LS48能用seg指令控制吗 -
41699年蚂
： 可以. 两者工作原理相似,都是BCD码转为数字源码的译码芯片. 不过,需要注意的是74LS48输出电压电流都比74LS47大,如果不是驱动很大的数码管的话,直接替换是可以的,如果电压较高,电流较大时,可以在74LS47的输出引脚上接一个三极管,进行扩压扩流,就可以了. 74LS47译码器原理: 译码为编码的逆过程.它将编码时赋予代码的含义“翻译”过来.实现译码的逻辑电路成为译码器.译码器输出与输入代码有唯一的对应关系.74LS47是输出低电平有效的七段字形译码器,它在这里与数码管配合使用,表2列出了74LS47的真值表,表示出了它与数码管之间的关系.
养栏17850454118：
在译码电路中,74LS48的输出端与数码管连接时,要注意什么? -
41699年蚂
： 74LS48的有效输出是高电平,因此当它直接连接数码管应用时,只能用于共阴极数码管,如果和共阳极数码管共用,则需要增加反相电路.
养栏17850454118：
74LS147编码器逻辑真值表是什么 -
41699年蚂
： 编码器逻辑真值表:允许同时在几个输入端有输入信号,编码器按输入信号排定的优先顺序,只对同时输入的几个信号中优先权最高的一个进行编码. 在优先编码器电路中,允许同时输入两个以上编码信号.不过在设计优先编码器时,已经将所...
