AD18双层板设计步骤
在PCB设计中，如果没有一个共同约定的规范，我们很难实现共同合作来维护。而且由于不专业的操作，不明确规范的操作方法，往往会让你对着一个点改了又改，令人不胜其烦。由于之前在进行PCB制作的时候经常会遇到重复工作的问题，降低了PCB设计的效率。写这篇文章，就是要让在进行PCB绘制时减少重复工作。提高设计效率。
库文件就是所有元器件原理图和元器件PCB图的集合。通常用一个库来包括。尽可能补充完善自己的库会大大简化以后的工作。我在这里公开了我使用的库，为的是节省大家的时间。有一套共同的库之后，对于每个人的开发都是有利的。
点击打开链接
首先打开PCB库文件。
这个就比较简单，一个个画好就可以了。
例如NE555，只要画出一个芯片形状并对应添加引脚就可以了。
可能刚开始的时候大家不明白为何先画PCB库文件，这其实是因为我们需要在原理图中将封装整合进元器件，如果先画原理图，画完封装还要回来整合，会很麻烦，具体整合位置如下图。
新建工程文件，并挑选和制作原理图
补充好所有的元器件后，新建一个PCB工程文件，并在工程文件中新建一张原理图，作为主原理图。我在演示的时候会按照层次式布线的方式，因为这样有两点好处：
新建新的原理图后，可以将外部的已有的用得上的原理图加入进来，已经集成好的有一定功能的原理图在如下图所示文件夹内。
可以复制并拷贝到原理图文件夹下，方便使用。
把所有要用到的接口原理图从接口文件夹中挑选出来后，最好检查是否有还能通过简单修改使用的原理图接口（因为这样确实在节省时间）。
新建工程文件，把所有的原理图放入工程文件。此时原理图netlabel的作用范围先进行设置。Project-project options-options-net identifier-scope。此栏可根据需要进行限制。尽量不使用全局可用的方案，否则会出现难以发现的错误。
对于已有的接口原理图进行组合从而生成总文件。并在总文件中建立没有的原理图文件。然后绘制出原理图。如果有新图需要同步可以使用菜单工具Design-synchronize sheet entries and ports。
其次，Tools-Update from library可以检查是否左右的元器件都来自于同一套库。如果不是，可以做适当修改。否则可能会遇到一些问题。
检查所有的封装匹配，ID号唯一性，编号并进行编译检查
先检查封装，最好对照原图进行检查。对不合适的封装进行修改和重选或重做。然后进行编号，然后进行编译检查，如果出现ID号重复，可以适当修改ID号达到没有错误的效果。确定没有错误可以编译原理图，对项目右键然后点击编译即可。
建立PCB并导入所有的文件进行初步规划
首先新建PCBDOC文件并保存（不保存后续会出现一些错误）。
在PCB中，规则是十分要命的存在，如果规则设置的不合适，可能会付出更大的生产成本或者带来不必要的麻烦，且很容易导致设计出来的电路不能用，所以规则是保证电路设计正确的前提。规则的导入方法：
点击规则，进入后，选择导入规则。
规则在如上所述的库中也有，位置如下图。
先通过Edit-Origin-Set设置好原点，此时可以选择keepout划定一个粗略的版型，从而准备进行元器件放置。
修改规则，主要修改Electrical-Clearance，Routing-Width。Manufacting-HoleSize
此时按照功能性的不同进行主次划分，也可以按照信号传递过程进行逐步布线。为了避免飞线过乱，可以适当隐藏一部分例如电源线或者地线，按下V,C然后选择Hide Net。初步位置确定后，准备进行具体布线。
进行元器件位置调整，甚至原理图调整
位置调整是PCB设计重头，应该在此处投入尽可能多的时间，确保你的元器件都摆在了合适的位置。位置的基本要求是，尽可能方便布线。
这一步单独拿出来，是因为为了避免出现设计问题，需要使布线的飞线看起来更加方便，甚至不合适的地方要对应到原理图进行改进。此时把丝印层内容全部放到中间部分，设置合适的尺寸。如果屏幕过小不适合进行交互式设计，可拷贝原理图pdf到平板中或者开启分屏。
主要元器件信号的处理
主要信号优先布线。对于频率稍高的地方最好先进行处理。同时根据设计原则更改规则。布线，走过孔，铺铜。然后进行后续设计。电源部分一定要增加fill或者加粗布线。具体规则可以参照线宽和最大允许电流的关系。覆铜最好多个地设定不同的铜皮。
设计完成发厂
再次核查设定规则是否满足生产厂家规则，进行DRC检查，操作如下图。
绛旓細PDSprj锛夈傞氳繃杩欑杞崲锛岀敤鎴峰彲浠ュ湪Proteus涓繘琛岀數璺豢鐪熷拰楠岃瘉銆侫ltiumDesigner锛AD锛18鏄竴娆句笓涓氱殑鐢靛瓙璁捐鑷姩鍖栵紙EDA锛夎蒋浠躲傚畠鎻愪緵浜嗗叏濂楃殑宸ュ叿鍜屽姛鑳斤紝鍙敤浜庣數璺璁°丳CB甯冨眬鍜屽埗閫犵瓑宸ヤ綔銆侫ltiumDesigner鏄竴绉嶉泦鎴愮殑璁捐鐜锛屾棬鍦ㄤ娇鐢靛瓙璁捐宸ョ▼甯堣兘澶熷湪涓涓蒋浠跺钩鍙颁笂瀹屾垚鏁翠釜鐢佃矾璁捐娴佺▼銆
绛旓細AD瀹炵敤鎿嶄綔鏂规硶;1銆佹斁澶с佺缉灏:Ctrl+榧犳爣婊氳疆鎴朇trl+榧;2銆佹暣灞忕Щ鍔:榧犳爣鍙抽敭鐐逛綇涓嶆斁;3銆佹祴閲忚窛绂:Ctrl+M;4銆佹斁澶ч暅:Shift+M;5銆佹墦寮銆佸叧闂斁澶ч暅:閫夎彍鍗曢」鈥滃伐鍏(Tools;6銆佺數璺澘涓婃斁缃腑鏂囧瓧:閫夋嫨瀛椾綋鏀剧疆鈥斺旀寜浣忊淭;7銆佹煡鐪嬪眰璁剧疆:鐐瑰嚮鈥淟鈥;8銆佸垏鎹㈠叕鍒跺拰鑻卞埗:鐐瑰嚮鈥淨鈥;9銆佺數璺浘鍒嗗姛鑳璁捐(鑷...
绛旓細鍦璁捐瑙勫垯閲岀殑甯冪嚎鏉垮眰閲岃缃垚鍙岄潰鏉匡紙榛樿灏辨槸鍙岄潰鐨勶級鏀剧疆鍏冧欢鏃跺欓粯璁ゆ槸椤跺眰,閫変腑鍏冧欢鎷栧姩鐨勫悓鏃舵寜L閿,灏辩炕鍒板簳灞傚幓浜.
绛旓細鍥犱负altium designer琚瀹氫负鍗曞眰妯″紡single layer mode浜嗐備互涓嬫槸瑙ｉ櫎鍗曞眰妯″紡鐨姝ラ锛1銆佹壘鍒皌ools锛2銆佺偣鍑籶references锛3銆佺偣鍑籶rotel pcb锛4銆佺偣鍑籨isplay锛5銆佸幓鎺塻ingle layer mode 鍓嶉潰鐨勫鍕俱
绛旓細棣栧厛閫氳繃鐢佃矾浠跨湡杞欢锛屾潵楠岃瘉杩欎釜鐢靛瓙浜у搧鐨勫彲琛屾э紝鏈夌殑鏃跺欐垜鏄洿鎺ラ氳繃涓囩敤鐗/娲炴礊鏉胯嚜宸辩剨鎺ヤ竴涓紝鐪嬬湅鐢佃矾鏈夋病鏈夐棶棰樸備箣鍚庡氨鏄AD寤虹珛鍘熺悊鍥撅紝鎶婅嚜宸辨墍瑕佸埗浣滅殑鐢佃矾鐨勫師鐞嗗浘鐢诲湪鍘熺悊鍥鹃噷闈傝繖灏遍渶瑕佸厓浠跺簱锛屽鏋滆嚜宸辩殑鍏冧欢搴撻噷闈㈡病鏈夋墍闇瑕佺殑鍘熶欢锛屽彲浠ヨ嚜宸辩敾涓涓傝娉ㄦ剰鐒婄洏鍜屽厓浠剁┖闂村ぇ灏忥紝绛夈
绛旓細鍏蜂綋鎿嶄綔姝ラ濡備笅锛1銆侀鍏堬紝鎵撳紑altium designer锛屽崟鍑汇恌ile銆戯紝濡備笅鍥炬墍绀猴紝鐒跺悗杩涘叆涓嬩竴姝ャ2銆佸叾娆★紝鍗曞嚮file涓殑NEW-PCB锛屼互鍒涘缓涓涓柊鐨凱CB鍥俱傚涓嬪浘鎵绀猴紝鐒跺悗杩涘叆涓嬩竴姝ャ3銆佹帴鐫锛岃繘鍏ュ埌鏂扮殑鐣岄潰锛屽崟鍑汇恉esign銆戯紝濡備笅鍥炬墍绀猴紝鐒跺悗杩涘叆涓嬩竴姝ャ4銆佺劧鍚庯紝鍗曞嚮璁捐鑿滃崟涓殑鏉夸笂閫夐」銆...
绛旓細4. PCB甯冨眬锛氬湪PCB缂栬緫鐜涓紝鏍规嵁鐢佃矾鏉跨殑灏哄鍜屽眰鏁板垱寤轰竴涓柊鐨凱CB鏂囦欢銆傜劧鍚庯紝灏嗙綉缁滆〃涓殑鍏冧欢鎸夌収璁捐闇姹傛斁缃湪PCB涓娿傚竷灞鏃惰鑰冭檻鍏冧欢鐨勫皝瑁呭昂瀵搞佹暎鐑佷俊鍙峰畬鏁存х瓑鍥犵礌銆5. 甯冪嚎锛氬竷绾挎槸灏哖CB涓婂悇涓厓浠剁殑寮曡剼鎸夌収缃戠粶琛ㄤ腑鐨勮繛鎺ュ叧绯荤敤瀵肩嚎杩炴帴璧锋潵鐨勮繃绋銆傚湪AD涓紝鍙互鎵嬪姩甯冪嚎锛屼篃鍙互...
绛旓細ad鎶婂浣欑殑鏉垮瓙瑁佸壀鎺姝ラ濡備笅锛1銆佸湪AD杞欢涓紝閫夋嫨Mechanical1灞傛垨Keep-Out Layer灞傘2銆佷娇鐢ㄧ嚎鏉″伐鍏凤紝鍦≒CB鏉跨殑绂佹甯冪嚎鍖哄煙缁樺埗杈规锛岀‘淇濋灏剧浉杩炪3銆侀変腑缁樺埗鐨勮竟妗嗭紝浣跨敤Shift+榧犳爣宸﹂敭澶氶夋垨榧犳爣鍗曞嚮绾挎潯鍚庢寜Tab閿夋嫨銆4銆佸湪璁捐鑿滃崟涓夋嫨鏉垮瓙褰㈢姸锛屾寜鐓ч夋嫨鐨勫璞″畾涔夎繘琛岃鍓紝淇濆瓨骞跺畬鎴愯鍓...
绛旓細1銆佸惎鍔╝ltium designer16鐢佃剳杞欢锛岃繘鍏ラ椤碉紝鐐瑰嚮涓婃柟鑿滃崟File锛屽涓嬪浘鎵绀猴細2銆佽繘鍏ile鑿滃崟锛岀偣鍑籒EW--PCB锛屽涓嬪浘鎵绀猴細3銆佽繘鍏CB璁捐鐜锛岀偣鍑讳笂鏂圭殑design鑿滃崟锛屽涓嬪浘鎵绀 4銆佸湪design鑿滃崟涓嬬偣鍑籰ayer stack manager锛屽涓嬪浘鎵绀猴細5銆佸湪寮瑰嚭鐨勯〉闈腑锛屽彲浠ョ湅鍒版澘瀛愬悇灞傜殑鍘氬害銆6銆佸皢鑷畾涔夌殑...
绛旓細姝ラ濡備笅锛1銆佹墦寮AD杞欢锛屽垱寤轰竴涓柊鐨凱CB鏂囦欢銆傜粯鍒堕渶瑕佽繘琛岄暅鍍忓绉扮殑鐢佃矾鏉裤2銆佸湪PCBEditor涓夋嫨鈥淧lace鈥濊彍鍗曪紝鐒跺悗閫夋嫨鈥淢irrorSymbol鈥濆伐鍏枫傚湪璁捐鐣岄潰涓夋嫨闇瑕佽繘琛岄暅鍍忓绉扮殑鐢佃矾鏉裤3銆佺偣鍑婚紶鏍囧乏閿紝鏀剧疆闀滃儚瀵圭О鏉裤傝皟鏁撮暅鍍忓绉版澘鐨勪綅缃拰澶у皬锛屼娇鍏朵笌鍘熸潵鐨勭數璺澘瀹屽叏閲嶅悎銆4銆佸皢闀滃儚瀵圭О...
