总线的总线标准
为什么要制定总线标准？制定总线标准的目的是为了便于机器的扩充和新设备的添加。有了总线标准，不同厂商可以按照同样的标准和规范生产各种不同功能的芯片、模块和整机。用户可以根据功能需求去选择不同厂家生产的、基于同种总线标准的模块和设备，甚至可以按照标准，自行设计功能特殊的专用模块和设备，以组成自己所需的应用系统。这样可使芯片级、模块级、设备级等各级别的产品都具有兼容性和互换性，以使整个计算机系统的可维护性和可扩充性得到充分保证。
总线标准的技术规范包括哪些内容？
总线标准的技术规范主要包括以下几个方面：
- 机械结构规范：规定了模块尺寸、总线插头、总线接插件以及安装尺寸等统一规定。
- 功能规范：规定了总线每条信号线（引脚的名称）、功能以及工作过程等统一规定。
- 电气规范：规定了总线每条信号线的有效电平、动态转换时间、负载能力等电气特性。
哪种总线是标准的？
主板上的处理器-主存总线经常是特定的专用总线，而用于连接各种I/O模块的I/O总线和底板式总线则通常可在不同计算机中互用。实际上，底板式总线和I/O总线通常是标准总线，可被许多由不同公司制造的不同计算机使用。
总线标准-ISA
ISA（Industrial Standard Architecture）总线是IBM公司1984年为推出PC/AT机而建立的系统总线标准，因此也叫AT总线。其主要特点包括：
- 支持64KI/O地址空间、16M主存地址空间的寻址，支持15级硬中断、7级DMA通道。
- 是一种简单的多主控总线，除了CPU外，DMA控制器、DRAM刷新控制器和带处理器的智能接口控制卡都可成为总线主控设备。
- 支持8种总线事务类型：存储器读、存储器写、I/O读、I/O写、中断响应、DMA响应、存储器刷新、总线仲裁。
它的时钟频率为8MHz，共有98根信号线。数据线和地址线分离，数据线宽度为16位，可以进行8位或16位数据的传送，因此最大数据传输率为16MB/s。
总线标准-EISA
EISA（Extended Industrial Standard Architecture）总线是一种在ISA总线基础上扩充的开放总线标准。它支持多总线主控和突发传输方式。时钟频率为8.33MHz。共有198根信号线，在原ISA总线的98根线的基础上扩充了100根线，与原ISA总线完全兼容。具有分立的数据线和地址线。数据线宽度为32位，具有8位、16位、32位数据传输能力，因此最大数据传输率为33MB/s。地址线的宽度为32位，因此寻址能力达2^32，即：CPU或DMA控制器等这些主控设备能够对4G范围的主存地址空间进行访问。
总线标准-PCI
PCI（Peripheral Component Interconnect）总线是一种高性能的32位局部总线。它由Intel公司于1991年底提出，后来又联合IBM、DEC等100多家PC业界主要厂家，于1992年成立PCI集团，称为PCISIG，进行统筹和推广PCI标准的工作。它用于高速外设的I/O接口和主机相连。采用自身33MHz的总线频率，数据线宽度为32位，可扩充到64位，因此数据传输率可达132MB/s～264MB/s。速度快、支持无限突发传输方式、支持并发工作（PCI桥提供数据缓冲，并使总线独立于CPU），可在主板上和其他系统总线（如：ISA、EISA或MCA）相连接，系统中的高速设备挂接在PCI总线上，而低速设备仍然通过ISA、EISA等这些低速I/O总线支持。支持基于微处理器的配置，可用在单处理器系统中，也可用于多处理器系统。
绛旓細鍐呴儴璁惧鎬荤嚎**鎸囩殑鏄绠楁満鍐呴儴缁勪欢涔嬮棿鐨勯氫俊璺緞銆傞殢鐫鎶鏈殑鍙戝睍锛屽唴閮ㄨ澶囨荤嚎缁忓巻浜嗗嚑涓樁娈碉紝鍖呮嫭ISA銆丒ISA銆乂ESA銆丳CI鍜孉GP鎬荤嚎銆侷SA鎬荤嚎鏈鍒濈敤浜286璁＄畻鏈猴紝EISA鎬荤嚎閫傜敤浜386璁＄畻鏈猴紝VESA鍒欐槸486璁＄畻鏈鐨勬荤嚎鏍囧噯銆侾CI鎬荤嚎閫傜敤浜586璁＄畻鏈哄強鏇撮珮绾у埆鐨勬満鍨嬶紝鑰孉GP鎬荤嚎涓撻棬璐熻矗鎺у埗鑺墖鍜孉GP鏄惧崱涔嬮棿鐨...
绛旓細1. 寰満涓鐨勬荤嚎鏍囧噯鍖呮嫭锛歅C鎬荤嚎銆両PI銆丼CSI銆丳CI鎬荤嚎銆傝繖浜涙爣鍑嗗畾涔変簡绯荤粺涓庡悇妯″潡銆佹ā鍧椾笌妯″潡涔嬮棿鐨勪簰杩炵晫闈紝纭繚纭欢缁勪欢涔嬮棿鐨勯『鐣呴氫俊銆2. 璁＄畻鏈虹郴缁熺殑鏋勬垚瑕佺礌鍖呮嫭鍙鐨勭墿鐞嗚澶囷紝濡侰PU銆佸瓨鍌ㄥ櫒銆佸閮↖/O璁惧浠ュ強鎬荤嚎绛夈傝繖浜涘疄浣撶粍浠舵槸璁＄畻鏈虹‖浠剁殑鍩虹锛屽畠浠氳繃鐢靛瓙绾胯矾鍜岀墿鐞嗚繛鎺ュ疄鐜版暟鎹鐞...
绛旓細杩欎簺鎶鏈殑鍘熺悊绫讳技浜嶢GP鐨2X鎴4X锛屽畠浠娇寰楀墠绔鎬荤嚎鐨棰戠巼鎴愪负澶栭鐨2鍊嶃4鍊嶇敋鑷虫洿楂橈紝浠庢鍓嶇鎬荤嚎鍜屽棰戠殑鍖哄埆寮濮嬭浜轰滑閲嶈銆傗滃墠绔荤嚎鈥濊繖涓湳璇槸AMD鍦ㄦ帹鍑篕7 CPU鏃堕娆℃彁鍑虹殑锛屽叾鑻辨枃鍚嶄负Front Side Bus锛岀畝绉癋SB锛屾槸杩炴帴CPU鍜屽寳妗ヨ姱鐗鐨勬荤嚎銆傚墠绔荤嚎棰戠巼鐢盋PU鍜屽寳妗ヨ姱鐗囧叡鍚屽喅瀹氥傚湪閫夎喘涓绘澘...
绛旓細PC鏈虹殑绯荤粺鎬荤嚎涓昏鍒嗕负ISA銆丒ISA銆丮CA銆乂ESA銆丳CI銆丄GP绛夊嚑绉嶆爣鍑嗐備竴銆両SA/EISA/MCA/VESA鎬荤嚎ISA(Industry Standard Architecture)鏄疘BM鍏徃涓286/AT鐢佃剳鍒跺畾鐨勬荤嚎鏍囧噯,涔熺О涓篈T鏍囧噯銆侷SA鎬荤嚎鐨褰卞搷鍔涢潪甯稿ぇ,鑷充粖浠嶅瓨鍦ㄥぇ閲廔SA璁惧,鏈鏂扮殑涓绘澘涔熻繕涓哄畠淇濈暀浜嗕竴甯箣鍦般侻CA(Micro Channel Architecture)鏄疘BM鍏徃涓...
绛旓細1銆両BM-PC鏈虹郴鍒楀父鐢ㄧ殑鍏鎬荤嚎鏍囧噯锛氱敤浜庢彃浠舵澘鐨勬荤嚎ISA銆丒ISA銆丄GP鍜孭CI鏍囧噯锛岀敤浜庨儴浠堕棿鐨勬荤嚎IDE銆丼ICS鏍囧噯銆2銆両SA:ISA鎬荤嚎: (Industry Standard Architecture:宸ヤ笟鏍囧噯浣撶郴缁撴瀯)鏄负PC/AT鐢佃剳鑰屽埗瀹鐨勬荤嚎鏍囧噯锛屼负16浣嶄綋绯荤粨鏋勶紝鍙兘鏀寔16浣嶇殑I/O璁惧锛屾暟鎹紶杈撶巼澶х害鏄16MB/S銆備篃绉颁负AT鏍囧噯銆...
绛旓細寰満涓鎬荤嚎鏍囧噯鏈夛細PC鎬荤嚎銆両PI銆丼CSI銆丳CI鎬荤嚎銆傛荤嚎鏍囧噯鏄郴缁熶笌鍚勬ā鍧椼佹ā鍧椾笌妯″潡涔嬮棿鐨勪竴涓簰杩炵殑鏍囧噯鐣岄潰銆傝绠楁満绯荤粺涓墍浣跨敤鐨勭數瀛愮嚎璺拰鐗╃悊璁惧锛屾槸鐪嬪緱瑙併佹懜寰楃潃鐨勫疄浣擄紝濡備腑澶鐞嗗櫒锛 CPU 锛夈佸瓨鍌ㄥ櫒銆佸閮ㄨ澶囷紙I锛廜璁惧锛屽閿洏锛屾墦鍗版満绛夛級鍙婃荤嚎绛夈傚鑳戒娇璁＄畻鏈虹‖浠剁郴缁熼『鍒╁拰鏈夋晥...
绛旓細鍦ㄨ绠楁満绯荤粺涓紝鏁版嵁鎬荤嚎鎵紨鐫鑷冲叧閲嶈鐨勮鑹诧紝瀹冩槸涓绯诲垪淇″彿绾跨殑闆嗗悎锛屼綔涓烘ā鍧楅棿淇℃伅浼犺緭鐨勫叡浜氶亾銆傝繖绉鏍囧噯鍖栫殑鎬荤嚎璁捐鏃ㄥ湪纭繚鍚勪釜閮ㄤ欢涔嬮棿鐨勬暟鎹拰鍛戒护浜ゆ崲鑳藉椤虹晠杩涜锛屽悓鏃朵績杩涗笉鍚屼緵搴斿晢浜у搧鐨勫吋瀹规у拰浜掓崲鎬э紝涓虹敤鎴锋彁渚涗簡鏇村鐨勯夋嫨绌洪棿銆傚埗瀹氭暟鎹鎬荤嚎鐨勬爣鍑鏄竴涓弗璋ㄧ殑杩囩▼銆傞鍏堬紝鏈烘缁撴瀯...
绛旓細鍒嗙被: 鐢佃剳/缃戠粶 >> 纭欢 闂鎻忚堪:浠涔堟槸鎬荤嚎锛熸荤嚎鍙垎涓哄摢鍑犵被锛屽悇鏈変粈涔堝姛鑳斤紵锛燂紵瑙ｆ瀽:1.鎬荤嚎鐨姒傚康锛氬涓姛鑳介儴浠跺叡浜殑淇℃伅浼犺緭绾跨О涓烘荤嚎銆傞噰鐢ㄦ荤嚎缁撴瀯渚夸簬閮ㄤ欢鍜岃澶囩殑鎵╁厖锛屼娇鐢ㄧ粺涓鐨勬荤嚎鏍囧噯锛屼笉鍚岃澶囬棿浜掕繛灏嗘洿瀹规槗瀹炵幇銆2.鎬荤嚎鐨勫垎绫伙細鎬荤嚎鍒嗕负鍐呴儴鎬荤嚎銆佺郴缁熸荤嚎鍜屽閮ㄦ荤嚎銆傚唴閮ㄦ...
绛旓細鎬荤嚎鏄竴绫讳俊鍙风嚎鐨勯泦鍚堟槸妯″潡闂翠紶杈撲俊鎭殑鍏叡閫氶亾锛岄氳繃瀹冿紝璁＄畻鏈哄悇閮ㄤ欢闂村彲杩涜鍚勭鏁版嵁鍜屽懡浠ょ殑浼犻併備负浣夸笉鍚屼緵搴斿晢鐨勪骇鍝侀棿鑳藉浜掓崲锛岀粰鐢ㄦ埛鏇村鐨勯夋嫨锛鎬荤嚎鐨鎶鏈鑼冭鏍囧噯鍖栥傛荤嚎鐨勬爣鍑嗗埗瀹氳缁忓懆瀵嗚冭檻锛岃鏈変弗鏍肩殑瑙勫畾銆鎬荤嚎鏍囧噯锛堟妧鏈鑼冿級鍖呮嫭浠ヤ笅鍑犻儴鍒嗭細鏈烘缁撴瀯瑙勮寖锛氭ā鍧楀昂瀵搞佹荤嚎鎻掑ご...
绛旓細鎬荤嚎鎸夊姛鑳藉拰瑙勮寖鍙垎涓轰簲澶х被鍨:1銆佹暟鎹荤嚎锛圖ata Bus锛夛細鍦–PU涓嶳AM涔嬮棿鏉ュ洖浼犻侀渶瑕佸鐞嗘垨鏄渶瑕佸偍瀛樼殑鏁版嵁銆2銆佸湴鍧鎬荤嚎锛圓ddress Bus锛夛細鐢ㄦ潵鎸囧畾鍦≧AM锛圧andom Access Memory锛変箣涓偍瀛樼殑鏁版嵁鐨勫湴鍧銆3銆佹帶鍒舵荤嚎锛圕ontrol Bus锛夛細灏嗗井澶勭悊鍣ㄦ帶鍒跺崟鍏冿紙Control Unit锛夌殑淇″彿锛屼紶閫佸埌鍛ㄨ竟璁惧銆4銆...
