FPGA与FLASH之间怎么连接，还有配置是什么意思？如果想把一些比较大的数据通过FPGA处理，但是FPGA内置的R 如何将用户数据写入fpga的配置flash/prom
fpga\u7684flash\u662f\u600e\u6837\u548cfpga\u914d\u5408\u5de5\u4f5c\u7684fpga\u4e00\u822c\u7528flash\u50a8\u5b58\u7a0b\u5e8f\u548c\u6570\u636e
\u5c06\u7a0b\u5e8f\u70e7\u5728flash\u91cc\u9762
\u5355\u7247\u673a\u4e00\u822c\u5185\u90e8\u5c31\u6709flash,\u6240\u4ee5\u53ef\u4ee5\u76f4\u63a5\u5bf9\u5355\u7247\u673a\u70e7\u7a0b\u5e8f
\u5355\u7247\u673a\u5916\u90e8\u7684flash\u4e00\u822c\u50a8\u5b58\u6570\u636e,\u7528\u4e8e\u6389\u7535\u65f6\u7684\u4fdd\u5b58
\u5982\u679c\u4e0d\u662f\u5b9e\u65f6\u5199\u7684\u8bdd\uff0c\u53ef\u4ee5\u5de5\u7a0b\u4e2d\u52a0\u5165ROM\u7684Megacore\uff0c\u540c\u65f6\u6307\u5b9aROM\u7684init\u6587\u4ef6\uff0c\u8fd9\u6837\u672c\u8d28\u4e0a\u8fd9\u4e9b\u6570\u636e\u5c31\u662f\u5b58\u50a8\u5728fpga\u7684flash/prom\u4e2d\uff0cfpga\u52a0\u8f7d\u7684\u65f6\u5019\u4f1a\u52a0\u8f7d\u5230\u7247\u5185\u7684ROM\u5185\u3002
1. 首先在FPGA建立一个SPI总线接口，CS,CLK, DI, DO信号。 2. 参照选定的Flash型号，比如Winbone,ST等厂家的，查阅datasheet看它的协议标准。 3. 理应上Flash 都是标准，xilinx ISE应该有完整IP Core的支持。 如果您有兴趣自己写代码完成也很快，熟悉VHDL，Verilog语言也很快，也可以选择google一下源代码，想必网上也一大把。 4. 硬件连接可以完成SPI BUS的基本读写功能，但是FLASH命令的处理硬件完成有点不可思议。这句话啥意思？ 硬件连接还需要写语言？ 回答： 首先你需要SPI 总线的通讯协议，CS为0/1时ENABLE/DISABLE SPI总线，CLK是8/16/32位周期且上升沿/下降沿，通常是8位CLK模式，DI为数据位输入，DO是数据位输出。这些可以通过在FPGA硬件逻辑（计数器，触发器，移位寄存器，与非门等）来组建完成，也就是你所说的硬件。不同的开发工具都大同小异，XILINX和 ATERA的开发工具都具备这些功能. 提问者 的感言： 你就是当代的活雷锋，太感谢了！绛旓細鎹楂樻墜瀵瑰櫒浠跺緢鐔熸倝鐨勮瘽锛屼竴杈瑰啓涓杈瑰彲浠ュ湪鑴戝瓙閲屾湁鐢佃矾鏋舵瀯妯″瀷锛岃繖涓垜鏈汉杩樻病鏈夊埌閭ｄ釜绋嬪害銆備慨姝ｄ竴涓婩PGA鐨勫惎鍔紙鎴戞帴瑙︾殑锛夋槸EEPROM寮曞锛屽ソ鍍忎笉鏄綘璇寸殑FLASH鍚с備笂鐢垫椂,FPGA杈撳嚭涓涓狢LK缁欑▼搴忓瓨鍌ㄥ櫒锛屼覆琛屾柟寮忔垨骞惰鏂瑰紡灏嗙▼搴忓紩瀵煎叆FPGA鑷韩绋嬪簭瀛樺偍鍣紝鍔犺浇瀹屾垚鍚庡惎鍔ㄨ繍琛屻FPGA鍜鍏朵粬缂栫▼涓嶄竴...
绛旓細娌℃湁FLASH鍋氬ぇ椤圭洰鐨勮瘽杩樻槸鏈夊奖鍝嶇殑銆傝繍琛岃緝澶ч」鐩甊OM鑲畾涓嶅锛屼竴瀹氶渶瑕丗LASH鐨勩傛病鏈塅LASH鏄笉鑳藉浐鍖栫▼搴忕殑 rom閫氬父鏄敤鏉ヤ繚瀛樺惎鍔ㄧ▼搴忕殑锛屽氨鏄负浜嗛槻姝綘鎶樿吘寮鍙戞澘鐨勬椂鍊欏け鎵嬫妸鍚姩绋嬪簭寮勫潖浜嗭紝鏉垮瓙鍚姩涓嶄簡锛屾鏃堕氬父鏈夎嚜鏁戠殑绋嬪簭銆傛妸鍚姩绋嬪簭鍐欏叆鍐呭瓨锛屾湁鐨勬澘瀛愮敋鑷冲彲浠ヨ嚜鍔ㄥ啓鍏flash銆傛湁鐨勬澘瀛愯繖涓...
绛旓細闇瑕併係PIFlash鐨凥OLD#鍜學P#绠¤剼鏄渶瑕佹帴涓婃媺鐢甸樆锛屽洜涓FPGA涓婄數鏃剁鑴氫负楂橀樆鎬侊紝濡傛棤姝や笂鎷夌數闃伙紝FLASH鐨凥OLD#鍜學P#杈撳叆涓烘诞缃姸鎬侊紝娌℃湁纭畾鐨勭數骞筹紝杩涜屽鑷存暟鎹荤嚎鐢靛钩涔熶笉纭畾锛岃繖鏄笉鍏佽鐨勩
绛旓細涓嶄竴瀹氾紝鍙互浣跨敤onchip_memory鎴栨墿灞昐RAM锛屾垨骞茶剢涓嶇敤RAM SDRAM涓嶆槸蹇呴』鐨勩傚鏋滃彧鐢ㄤ竴鑸姛鑳斤紝鍒橲DRAM涓瀹氭槸涓嶈鐨勩FLASH灏变竴瀹氳浜嗐傚洜涓轰綘鐨勯厤缃氨鏄斁鍦ㄤ覆琛岀殑閰嶇疆鑺墖鍐呯殑锛屽畠灏辨槸flash鐨勩傝嚦浜庡叾浠栫殑FLASH灏变笉瑕佷簡銆
绛旓細鍙屽嚮Flash Pro妗岄潰鍥炬爣锛屽鍥炬墍绀猴紝鎵撳紑杞欢锛屾垜浠細鐪嬪埌Flash Pro鐨勮蒋浠剁晫闈 瑕佷笅杞借鏂囦欢锛岄鍏堟垜浠渶瑕佸缓绔嬩竴涓伐绋嬶紝榧犳爣鍙抽敭鍗曞嚮New Project锛屽脊鍑哄璇濇锛屽鍥炬墍绀 鍦ㄥ脊鍑虹殑瀵硅瘽妗嗕腑鍙互鐪嬪埌閫夋嫨宸ョ▼浣嶇疆锛屽拰宸ョ▼鍚嶅瓧鐨勪綅缃紝鐐瑰嚮Browse..鎵惧埌G鐩樹笅瀛樻斁pdb鏍煎紡鐨勬枃浠跺す锛堣嫳鏂囧悕瀛楋級锛岀劧鍚庡湪Project Name澶...
绛旓細Fpga涓鑸槸ram缁撴瀯锛屾帀鐢靛悗绋嬪簭涓㈠け锛屾墍浠ラ渶瑕佸鎸備竴鍧flash锛岀敤鏉ュ瓨绋嬪簭锛屼笂鐢靛悗fpga浼氳嚜鍔ㄤ粠璇诲彇flash閲岀殑绋嬪簭锛岀劧鍚庨厤缃嚜宸憋紝鏈鍚庨厤缃垚鍔燂紝鎴栬呮槸閰嶇疆澶辫触銆傘傘俧pga鏈変笓鐢ㄧ殑閰嶇疆绠¤剼锛屼篃鏈夊緢澶氱閰嶇疆鏂瑰紡锛屽叿浣撹鐪嬭姱鐗囨墜鍐岀殑閰嶇疆閮ㄥ垎
绛旓細涓婄數鍚庣殑FPGA浼氱珛鍗冲姞杞藉凡瀛樺偍鍦∟OR鍣ㄤ欢涓殑閰嶇疆浣嶆祦锛屼紶杈撳畬鎴愬悗鐨凢PGA杞崲涓烘椿鍔紙宸查厤缃級鐘舵併侼ORFlash鏄竴绉嶉潪鏄撳け鎬у瓨鍌ㄥ櫒锛屽箍娉涚敤浣FPGA鐨閰嶇疆璁惧銆侳PGA鍦ㄥ伐涓氬拰閫氫俊鍙婃苯杞DAS搴旂敤骞挎硾搴旂敤銆
绛旓細鍙互NORFLASH鏄緢甯歌鐨勪竴绉嶅瓨鍌ㄨ姱鐗,鏁版嵁鎺夌數涓嶄細涓㈠け.NORFLASH鏀寔ExecuteOnChip,鍗崇▼搴忓彲浠ョ洿鎺ュ湪FLASH鐗囧唴鎵ц(杩欐剰鍛崇潃瀛樺偍鍦∟ORFLASH涓婄殑绋嬪簭涓嶉渶瑕佸鍒跺埌RAM灏卞彲浠ョ洿鎺ヨ繍琛).杩欑偣鍜孨ANDFLASH涓嶄竴鏍.鍥犳,鍦ㄥ祵鍏ュ紡绯荤粺涓,NORFLASH寰堥傚悎浣滀负鍚姩绋嬪簭鐨勫瓨鍌ㄤ粙璐.NORFLASH鐨勮鍙栧拰RAM寰堢被浼(鍙鑳藉...
绛旓細浣犻渶瑕佸叧鎺夌數婧愶紝鐒跺悗鎵撳紑鐢垫簮锛岃繖鏍峰瓙FPGA鎵嶄細宸ヤ綔锛孉s鐑у啓妯″紡闇瑕侀噸鏂颁笂鐢
绛旓細1銆乻peed鏄寚鍦ㄥ悓涓鍨嬪彿鐨凢PGA鏈変笉鍚岄熷害绛夌骇鐨勶紝FPGA鐨剆pec浼氳鍒帮紝杩欎釜瀵逛綘鐨勭▼搴忎竴鑸笉浼氭湁褰卞搷锛2銆両SE 鐨勭▼搴忕儳褰曟槸閲囩敤Xilinx iMPACT鏉ュ畬鎴愮殑锛屾病鏈夐泦鎴愬埌ISE鍐咃紝鑷充簬閭ｄ釜FLASH鐨勫瀷鍙凤紝浣犱笉瑕侀夋嫨锛屾墦寮iMPACT锛杩炴帴FPGA涓庣數鑴戯紝鐒跺悗鏂板缓宸ョ▼锛岃嚜鍔ㄥ氨鍙互鎵弿鍒颁綘鐨FPGA鍜孎LASH鍨嬪彿锛岃繖涓椂鍊欎綘灏...
