cpu做成一个性能超强的单核不行吗?这种技术可以实现吗?
CPU的的单核性能有多重要,这个不用再重复了,但是CPU的单核性能可以无限增加下去吗?回答这个问题之前,先说一个小故事吧。很多年前VIA威盛还可以跟英特尔硬刚,那时候是Pentium 4时代,英特尔在CPU频率不断突破1GHz、2GHz、3GHz之后要做更高频率的CPU,放言称奔4频率上4GHz,后来就有了英特尔前任CEO巴瑞特下跪的一幕,因为英特尔在奔4时代并没有如承诺的那样推出4GHz高频的产品。
但是很多人不知道的是,4GHz并不是英特尔当时的最终目标,2001年的IDF会议上英特尔曾经表示奔4处理器可以上10GHz频率。如今18年过去了,这个目标一直都没实现,(硅基时代)可能永远都无法实现了。
这件事就能说明CPU频率不是想提升就提升的,奔4时代过去这么多年了,其实CPU的主流频率依然在4GHz左右,英特尔虽然在酷睿i7-8086K上首次实现官方5GHz频率,但绝大多数处理器日常使用的频率都没这么高,高负载下频率在4GHz出头就不错了。
制约单核性能超强的CPU出现的第一个问题就是频率无法大幅提升,而这个因素也跟现在的制程工艺有关,实质上是摩尔定律已经失效了,这个影响了半导体行业50年的金科玉律随着硅基芯片物理极限的到来已经失效了,从28nm节点之后其实就没有带来很大的性能改进了,而且功耗问题也越来越严重。
大家都知道理论上制程工艺越先进(制程数字越小),CPU性能会更高,功耗、发热会更低,但是实际上这个问题很复杂,CPU的功耗可以分为静态功耗(Static Power)及动态功耗(Dynamic Power),前者主要是漏电流引起的,制程越先进,漏电流又有增加的趋势,而动态功耗可以用1/2*CV2F这个公式来计算,F频率越高,动态功耗就越高。
为了上更高的频率,电压增加不可避免,但电压高了功耗也高了,总之静态功耗、动态功耗的存在就决定了CPU频率越高,功耗就会极速增加,将会严重影响处理器的性能表现,因为要降频。
说到这一点,英特尔的14nm工艺虽然被人调侃挤牙膏,但从技术上来说真的很牛了,从Skylake架构的第一代14nm到现在Coffee Lake的14nm++工艺,性能提升26%,或者功耗降低52%,在不改变基本结构的情况下这个成绩很难得。
制程工艺的放缓导致CPU频率不可能大幅提升,有很多人会想到那么有没有非常牛的CPU架构让IPC性能大幅提升呢?理论上这种思路是可以的,但是现实很残酷,CPU架构还是要服从半导体工艺物理定律的,没有先进的工艺,再好的CPU架构也不可能实现。
此外,即便不考虑工艺对CPU架构的影响,单纯说CPU架构的话,不论是X86还是ARM架构,在64位时代CPU单元不外乎就是ALU单元、缓存、I/O等子单元, 但是不论提升那部分单元,归根到底还是要算到晶体管数量上来,还要考虑提升导致的成本——这个成本不只是钱的问题,比如提升L1/L2/L3缓存可以提高性能,但是缓存占用的核心面积很大,而且还有命中率及命中惩罚的问题,不是随便加加单元就行的。
此外,CPU的内部还可以分为整数部分、浮点部分,前者对日常使用很重要,浮点性能对计算更重要,但CPU的浮点性能并不是日常所需的,所以大家普遍感觉不到这部分的提升。
支持AVX512的酷睿i9-7900X浮点性能提升很大
公平地说,近年来CPU浮点单元的进步是符合题目所说的单核超强的要求的,因为从SSE到AVX到AVX2再到最新的AVX-512,CPU浮点性能是有大幅提升的。如英特尔所说:“借助多达两个512位融合乘加 (FMA) 单元,应用程序在512位矢量内的每个时钟周期每秒可打包32次双精度和64次单精度浮点运算,以及八个64位和十六个32位整数。因此,与英特尔高级矢量扩展 2.0(英特尔 AVX2)相比,数据寄存器的宽度、数量以及FMA单元的宽度都增加了一倍。”
但是前面也说了,CPU的浮点性能不是日常所需的,整数性能更加重要一些,但是整数单元性能提升就没这么明显了,导致很多人以为CPU架构多年来挤牙膏。
多核CPU就是因为如今的单核CPU已经难以大幅度提升性能才诞生的,像X86和ARM这类通用处理器架构,一旦进入成熟期想通过修改架构来提升性能难度非常大,相比为了单核性能而消耗的时间和人力成本是相当不划算的,可以参考下奔腾4当年为了提升单核性能而造成的失败后果。
单核性能的提升除了架构以外很重要的一点是取决于频率和缓存,而频率限于CPU温度和功耗不可能增长太快,缓存限于CPU面积和成本同样不能快速增长,这样频率和缓存只能依靠半导体工艺的进步来逐步提升。
最无奈的是,如今半导体工艺进步的越来越缓慢,单单是英特尔从14nm到10nm就用了好几年的时间,工艺进步慢,CPU的单核性能和效率就难以大幅度提高,英特尔又不可能把X86架构大幅改动,即使ARM处理器工艺进化更快,但是受限于手机对续航和芯片面积的要求,CPU的单核性能仍然无法大幅提高。
相比之下,CPU通过增加核心数的方式来提升性能是效率最高的,因为CPU每个核心几乎都是相同的,只要整体架构定型,设计制造起来相对容易得多,而应用程序通过多线程优化可以有效利用到多核CPU,最高甚至能达到翻倍的提升,这可不是单核简单提升一下频率和架构就可以达到的幅度,比纯粹做单核的性价比高多了。
就这样随着多核CPU普及,支持多核的应用程序也越来越多,多核CPU也就越来越吃香,当然如果拿多核CPU的晶体管来做一颗超强单核也未必不可,但是这对制造商的良品率要求太高了,因为是单核CPU,一旦晶圆和芯片上有一点瑕疵就可能使CPU报废,而多核CPU可以通过屏蔽核心来降级销售,成本和利润自然无法相比。
英特尔、高通、联发科都是企业,必须要权衡成本和利润,综合来看,做多核CPU的好处自然更符合它们的利益,即使是苹果,也是在不断增加A芯片的核心数,所以多核CPU是大势所趋。
技术路线的选择要考虑可行性,所谓可行性不仅仅包括能否实现,还包括实现难度是不是在可接受的范围,实现的成本是不是可以承担。而题主说的把CPU做成一个性能超强的单核,技术难度大,成本也高,并不实用。 CPU之所以选择了多核心发展,就是因为单核心很难继续做下去,无法持续稳定提高性能,厂商才做的多核心。
单核性能的提高遇到了瓶颈,多核处理器技术的成熟共同决定了多核处理器成为技术发展的主流选择,而单核处理器被抛弃。
我们看看当年的几代入门级处理器的性能,就会发现,单核性能的提升已经进入了瓶颈期。 第四代入门级的 i3 4130 CPU,单核性能成绩为 1982。上一代入门级的 i3 3220 CPU,单核性能成绩为 1759。再上一代入门级的 i3 2130 CPU,其单核性能成绩为 1744。经历三代升级,性能的提绳微乎其微。一般认为,只有性能提升五成以上才会有比较直观的感受。因此,单核性能的突破是一个难以克服的困难,不一定说完全不能实现,但至少是一件非常困难的事情。从理论上来说,从1990年左右开始,提高芯片的性能主要方法有两种:
1.在有限面积内加入更多的场效应管。
2.提高时钟。
经过二十多年的发展之后,我们已经几乎把这两种方法应用得炉火纯青,单核CPU想要继续突破面临着难以克服的功耗和发热问题,而时钟也会受到限制。相比之下,多核CPU可以通过并行计算实现降低时钟的目的,与此同时维持原有的计算能力。而多核处理器的协同能力则随着技术成熟而变得稳定高效,在这个情况下,回归单核路线,尝试做一个超强的单核处理器是不符合现实需求的做法。
而从另外一个角度来说,就算我们继续发展单核技术,不计代价投入,不计成本生产出来。但是,理论来说,单核处理器的性能是会有上限的,这个上限一定会比多核处理器低。 这就好比一个人可以通过锻炼提高身体力量,但是你再能打,来十个二十个人,你也够呛能对付吧?所以,个体的提高很重要,但是多人合作,良好的协作才是提高战斗力更有效更现实的选择。同样的道理,当多核处理器可以良好协作的时候,取代单核处理器成为技术选择的主流也是情理之中的事情。超强单核的技术构想则不实用,太昂贵,并不存在实际可行性。
2004年64岁的英特尔CEO贝瑞特当着6500多技术员为奔腾4的时钟频率不能突破4GHz而当众下跪道歉,并决定放弃4GHz主频的奔腾4的时候,其实有已经间接的宣告了单核不可能一条道走到黑。
随后英特尔就转向了多核之路,2005年英特尔发布了双核CPU,标志着CPU从单核到多核的一大转折。在这之前多核的CPU早已经出现,比如IBM在2000年发布的POWER4就是一个双核CPU,但毕竟电脑CPU的天下还是X86的,要说英特尔引领AMD、Sun、IBM走向多核也不为过,但也可以说英特尔是第一个在单核之路上走不下去的人,谁叫英特尔有那么庞大的市场份额呢。
超频能用来干嘛?电脑爱好者都知道超频可以发挥CPU的最强能效。超频的原理就好像你完成举手这个动作,本来你举一次手需要2秒钟,让你1秒钟完成一次举手动作,再让你1秒钟完成10次举手动作,再让你1秒钟完成100次举手动作。CPU的性能就是这样被提高的。如果让时钟的周期提高到4GHz,那么CPU每秒就会执行40亿个周期。
超频是需要付出代价的,超频爱好者会通过升高CPU的电压、调教DRAM的CL等,这就意味着CPU会产生更多的热量。所以超频也需要更有效地散热装置,这才有了水冷、压缩机散热装置。CPU烤肉、煮火锅、液氮降温的确有其事,这些事情也间接的告诉了我们单核的会有极限。
超频爱好者会告诉你超频一定要有干废CPU、主板等硬件的心理准备。一件事情一个人干很累,那么就分担给多个人干。多核CPU就是将多个核心全部做到一个大的Die上,再加上一些外围电路封装成一个单独的CPU。
但其实这种封装技术还是属于传统的多核心封装技术,多个核心需要极度地依赖PCB基板上布置的电路来完成相互通信,而PCB板限制了电路的密度,所以很难形成大规模集成IP核心的个数。
于是就有了硅中介和EMIB的解决方案,硅中介就相当于地铁挖空建一个换乘大厅,而EMIB就好比地下隧道。至于换乘大厅好还是地下隧道好还是得看区域的用途。
从CPU这个东西发明以来曾试了无数种方法来提升性能,但除了提高频率一直很好用之外,其他方法都很快被pass掉,因为提升的并不是很明显。这就能解释为什么英特尔、AMD会乐此不疲地在提升主频的路上,直到有一天提升主频翻车了才走向了多核之路。
CPU的性能=时钟频率*IPC,IPC就是一个时钟周期内完成的指令数,从上面的每秒钟举手的次数这个例子就能很好地理解。增加IPC仅会线性的增加CPU的功耗,但增加主频就有可能以指数级的增加CPU的功耗。多核可以增加IPC来提升CPU的性能,也可以压住频率的提升,于是同时CPU的性能也一样提高了。
以上个人浅见,欢迎批评指正。
我给你解释一下...你使劲理解一下...
...
计算机处理器有个参数叫频率...什么2.4G 4.5G啊...这个是指一秒钟有多少个时钟周期...不是指令周期...指令周期一般为1-12个时钟周期甚至更多...一般只有内部寄存器读写指令.加减乘指令能做到1时钟周期...而内存存取指令的周期数很高...所有数据都在内存...根本无法有效减少内存读写指令...需要注意的是内存读写速度基本是恒定的...也就是CPU快没用...比如假如在2.4G的处理器中读内存中的数据为6个时钟周期.那么在4.8G的处理器就需要12个时钟周期.也就是说在0.4G的处理器里是一周期...所以单纯提高频率提高性能微乎其微...
...
最先想到的就是利用CPU在等待读内存数据的周期中提前读下一个内存中的数据...这一系列技术最早叫预读.但代码有条件跳转.能判断条件跳转的预读叫分支预测.预读的层深叫流水线...
...
流水线并不完美...在多任务操作系统中..操作系统的时间片是通过保存和恢复整个寄存器实现的.术语叫保存恢复现场...这样切换会严重破坏预读的成功率...影响预读命中率...导致CPU仍然需要等待读取数据...解决这个问题的办法...就是两个处理器核心分别处理两个进程...当进程为3-4个的时候...在单核处理器上程序一定会正常运行...但破坏预读性能...运行效率很低...也就是说1个4G的核跑4线速度不如4个1G的核跑4线....
...
所以提高频率完全不会显著提高处理器性能...而提高核数会提高性能很明显...
理论上工厂建一个超级大的生产线就可以,那为什么要修好多厂房和生产车间呢?
一条生产线建的再大,也只能保证用最快的速度生产完一个批次的产品。如果要同时生产好几个批次和品种的产品呢?那是选择用这个超大生产线一个一个批次生产,还是建几个生产线同时生产更好呢?
同样的,做一个超级大核只能保证用最快的时间完成一个任务。但是,如果你的电脑要同时完成几个任务呢?你是选择让这个超级大核一个个任务去做,还是选择做几个小核分别去做?
结论:
大多数时候手机和电脑要同时处理的是很多个任务,这时候让多个小核分别处理比让一个大核排队处理更高效。而一个大核的制造工艺更麻烦,发热功耗比几个小核更难散热。
再举个不恰当的例子,你要从北京送一个火箭去西昌,只能用火车拉,但是你要从食堂送几份盒饭到宿舍楼,最好还是叫几个快递小哥骑电动车给你送吧。我们日常使用手机和电脑遇到很多小任务的场景远比需要处理大任务的场景多,所以做很多小核远比做一个大核更实用。毕竟不是每个人一天到晚都有火箭需要送到西昌。但是几乎每天都有人需要订外卖。
这么说吧,一个加工中心,有个分开的原料仓库,用一辆10吨大卡车运材料,运一次可以满足一天生产。后来产能提升,品种有多了,又在不同地点造了几个仓库,这时要满足生产要么原来的车加快速度不停的运(加快频率),要么买个50吨的车,每个原料还是每天运一次,运一次管几天(加强单核运算能力),还要么换几台5吨的,分开运不同仓库(多核)。
那么问题来了,在同时生产多个产品,且产量都不高,而且生产仓库分散的情况下是用一个50吨的车来运,还是用几个5吨的车来运合算?
所以单核强劲固然好,但往往运用时更多时候要同时处理几个任务,这样多核更适用。
苹果单核强劲,那是因为苹果都是单线程处理的,不像安卓后台会挂一大堆进程
cpu做成一个强劲单核心是可行,只要频率够高,制作工艺够先进,高速缓存l1 l2 l3参数不低于 l1不低于8way 64k,不过单核心效率就算够高,都只能处理一件任务事情,而且达不到节能效果,发热方面高频u会比低频多核心cpu高,这是其一,其二因为单核心物理核心很容易使用达到百分之99,那么你要是多开个qq很容易造成系统未响应卡顿,相反你使用2个核心或者以上,因为其核心数量多,在处理器占用方面随之减少,那么这个时候你就可以做更多的下载之类任务,或者网游多开更多窗口,同时登陆多个帐号,这是为何处理器不向单核心高频率发展,而走向更多核心路线发展的原因,现在不管是amd 还是英特尔公司都往核心数量不断增多 就是有用户觉得以前处理器处理数据效率太低,不如现在多核心,所以2家公司都把核心数量推上8核心或者以上,处理器分为民用,商业用,国家监测国防部用,微软云端服务器,为了节能环保,达到低碳,2家公司都往多核心发展,而不是一直走高频路线就可以,线程数量也在不断增加。超线程效率比单线程效率高,何必只做1核心1处理器线程,给你研发个6ghz单核,它能使用范围也是很窄,要来什么用,所以不是单核心技术达不到超强效率,也不是技术做不到,而是无那个必要去实现浪费时间得益不明显。
后面我们来说说关于多核心存在的意义,存在即合理,那么为何要做那么多核心,而不是4核心呢,这个要从网游时代 游戏 多开说起,就我自己玩的网游剑灵,双开把amd fx8320 关闭核心到4个核心4个线程,此时处理器占用使用为89%,其次像一些使用格式化工厂转码类软件hd 1920x1080高分辨率转换下都会占满100% cpu及线程,日常4k视频转码
不在话下,虽然说当年snb处理器双核心4线程i3就能干翻fx 4300跟6300差不多持平这样的处境,问题是2160p硬解一个已经爆占满了占用100开始卡顿,fx 6300则没有,处理器多核心战未来,虽然路漫长但是已经是 如今的趋势, 不然英特尔不会把堆核心到10核心出现了i7 6950x,i9 9900k ,频率再高单核心再强,cpu资源抢夺厉害核心数小不足的地方,不利于大数据流处理,最终导致结果必然为以卡顿告终或处理器造成程序无响应,所以多核心发展出来意义非常之重大,尤其是服务器它的核心数量一般是民用2倍或者8倍多的核心,电脑真的不是只是用来玩 游戏 这一用途,你要明白,计算机它的用途很广,计算机主要工作还是以计算速度快慢为主要,32多核心处理器不但是跑分高那么简单,它的渲染速度都不是8核心能比较的因为它的核心数量多,速度是比8核心快4倍,再举个列子fx8跟翼龙x6 跑分差不多,核心数量只差2个,线程也是2个,但是跑r15浮点运算软件速度比较慢,x6可以花费1分钟才跑完,而fx8只需要45秒,这个时候就体现出多核心的价值了,现在锐龙8核心16线程比8核心8线程推土机渲染快2倍那么多,道理也是一样。
首先我们要清楚如何衡量单核CPU的性能,首先自然是频率,频率更高意味着一个时间周期内可以处理更多的数据,不过光有频率还不行,其次还要看架构等方面,这方面的表现可以通过IPC性能来进行衡量,简单来说就是同样的频率下面,谁的单核心性能表现越好,IPC性能越强,所以提升单核性能可以通过提升IPC性能和频率来实现。
而这些年以来,芯片厂家为了提升性能,在单核性能上就是通过频率和架构的进步来实现的,频率方面,1981年IBM电脑CPU频率4.77Mhz, 1995年intel CPU频率100Mhz,2000年AMD率先突破1Ghz,2003年intel CPU频率达到了3.7Ghz,而目前最高的单核频率才5.3GHz,可以看到 历史 上的一段时间里面,频率的增长是很猛的,而这自然带来了性能的提升,但是可以看到2003年到现在,频率提升已经无法和以前相比了。
至于架构方面,PC那边大家比较熟悉的AMD Zen1,Zen2,Zen2+,Zen3的架构,每次都会带来性能的提升,Intel那边也是如此,ARM处理器也是如此,从Arm V4到V9版本升级,而且在每个版本内部,还可以进行细分,实际上随着频率提升的变慢,通过架构升级来实现性能提升已经是目前最常见的手段之一了,不过这个地方的升级也不是随随便便的,一般来说一个全新的架构出来后,这个架构会使用较长的一段时间,会在这个架构的基础上进行优化迭代,这方面Intel的Skylake就是典型。
频率提升基本上遇到瓶颈了,架构的升级也不是那么随随便便的,而用户对性能的追求又是没有止境的,所以单核的确是不够用了,这种情况下厂家就想到了超线程,多核心等技术来提升CPU的性能,因此现在市面上的处理器基本上都是多核心的了,所以就目前的实际情况来看,如果可以做出超强的单核,自然不需要多核心了,但问题是很难做出这样的单核产品。
技术方面主要是CPU频率提升遇到了能耗这个瓶颈。因为CPU的能耗和时钟频率的三次方成近似正比关系,CPU频率在3Ghz之后, 继续提高频率会使CPU面临发热烧毁的危险,而且随着工艺的提升,晶体管密度的增加,积热问题也越来越严重,会加剧烧毁的可能,所以频率这个路子的确是很难走下去了,而架构升级,说白了就是PPA的取舍,存在能耗和芯片面积的制约。
总之单核性能当然是越高越好,但是目前的技术而言,就算是做出一个很强的单核处理器,其整体性能也不会超过那些高阶的多核处理器,而且目前的操作系统是多任务的,这也让多核处理器有了用武之地。
1.单核性能提升幅度有限,频率有5G瓶颈,再高频率有电子隧道效应,功耗直线上升,稳定性下降;
2.单核在一时刻只能做一件事情,没办法让任务流起来,即使有指令流水线,也只是缩短了指令的平均执行周期,一个时刻仍旧最多只有一个指令被执行;
3.多核CPU可以让多个任务同时执行,软件优化后还可以让一个任务拆解在多个核心上运行,大大提高执行效率
绛旓細濂旇吘G3258锛屼笉閿侀鐗 鍥涗唬鏋舵瀯鐨澶勭悊鍣锛屾惌閰嶉儴鍒嗘敮鎸佸畠瓒呴鐨凚85涓绘澘锛屽彲浠ュぇ骞呭害鎻愬崌涓婚(鍗曟牳4.0G 锝 4.5G) 鏃剁殑鎬ц兘涓杈撶粰 i3 4130 鍛
绛旓細灏界鍏蜂綋鐨勫垎鏁板苟鏈叕甯冿紝浣鍗曟牳鎬ц兘鐨勬彁鍗囨棤鐤戣瘉瀹炰簡鍗庝负鍦ㄨ姱鐗囨妧鏈笂鐨勭獊鐮淬傝繖娆$殑鎴愮哗涓嶄粎褰版樉浜嗗崕涓哄湪CPU璁捐涓婄殑杩涙锛屼篃棰勭ず鐫鍏跺湪鏈嶅姟鍣ㄥ競鍦哄皢鏈夋洿寮虹殑绔炰簤鍔涳紝鏃犵枒涓哄崕涓虹殑绉戞妧鍦板浘澧炴坊浜嗛噸瑕佺殑涓绗斻傚崕涓虹殑姣忎竴娆″垱鏂伴兘璁╀汉鏈熷緟锛岃繖娆$殑娉板北V120澶勭悊鍣鏇存槸灏嗗崕涓哄湪澶勭悊鍣ㄩ鍩熺殑杩芥眰鎺ㄥ悜浜涓...
绛旓細CPU鍗曟牳鏄寚璁$畻鏈轰腑鍙湁涓涓鐗╃悊鏍稿績鐨涓ぎ澶勭悊鍣銆傚湪杩囧幓鐨勮绠楁満鏃朵唬锛孋PU鍗曟牳鏄緢甯歌鐨勩備絾闅忕潃绉戞妧鐨勫彂灞曪紝澶氭牳蹇冪殑澶勭悊鍣ㄥ凡缁忔垚涓轰簡鐜颁粖涓绘祦銆傝櫧鐒CPU鍗曟牳鎬ц兘鐩稿杈冧綆锛屼絾瀹冧粛鐒惰兘澶熷簲瀵规棩甯镐娇鐢ㄥ拰鍩烘湰鐨勮绠楅渶姹傘備緥濡傦紝澶勭悊鏂囧瓧銆佹祻瑙堢綉椤靛拰瑙傜湅绠鍗曡棰戦兘鍙互浣跨敤鍗曟牳澶勭悊鍣瀹屾垚銆傚悓鏃讹紝CPU鍗曟牳...
绛旓細鍗曟牳鎬ц兘锛涓涓鐞嗗櫒宸ヤ綔銆傛瘮濡傦紝浣犵帺澶у瀷鍗曟満娓告垙瀛ゅ矝鎯婇瓊5锛屽彧鐜╂父鎴忥紝涓嶅紑QQ绛夊叾浠栬蒋浠讹紝杩欐牱鐨勮瘽锛屽崟鏍告ц兘瓒婂ソ锛屾父鎴廎PS瓒婇珮锛屾父鎴忚秺娴佺晠锛岃秺濂姐傚鏍告ц兘锛氬涓鐞嗗櫒鍚屾椂宸ヤ綔銆傚湪鍐呭瓨瓒冲鐨勬椂鍊欙紝浣犵帺鐫GTA5锛岀劧鍚庡啀寮鐫CSGO锛岀劧鍚庡啀寮鐫鐩存挱杞欢锛屽啀寮鐫QQ姝绛夊ソ鍑犱釜鑱婂ぉ杞欢锛屽啀寮鐫AE...
绛旓細鍦ㄥ鐞嗗崟浠诲姟鐨勬椂鍊鍗曟牳鎬ц兘寮鍗犱紭鍔匡紱鍦ㄥ鐞嗗浠诲姟鐨勬椂鍊欏鏍稿績鍗犱紭鍔裤CPU鎬ц兘鐨勫ソ鍧忔湁寰堝鍙傝冨洜绱犵殑锛1銆佹牳蹇冩暟閲忥細涓鑸儏鍐典笅鏍稿績鏁伴噺瓒婂瓒婂ソ锛2銆佷富棰戯細涓鑸儏鍐典笅涓婚瓒婇珮瓒婂ソ锛3銆佺澘棰戯細褰撶數鑴戝鐞嗘暟鎹緝灏戞椂锛cpu涓婚浼氳嚜鍔ㄩ檷浣庯紝澶勭悊鏁版嵁寰堝鏃讹紝cpu涓婚浼氳嚜鍔ㄤ笂鍗囷紝Core I5鍜孖7鏀寔鐫块鍔熻兘锛...
绛旓細鍗曟牳鎬ц兘鏄剧劧intel杩滆儨AMD i5姣攊3濂戒竴鐐圭偣锛屽悓涓婚鐩稿樊涓嶅ぇ 浣唅3涓鐩翠篃涓嶉檷浠凤紝鐜板湪杩樻湁鏈鍚堥傜殑i5鍑虹幇浜嗭紝i5 2550K 涓嶅埌1000鍏冪殑浠锋牸锛岃兘绋冲畾瓒呴鐨刄锛岀帺澶у瀷鍗曟満灏变拱瀹冨ソ浜 AMD鍏ㄧ郴鍒CPU璁哄崟鏍歌兘鍔涢兘鎼炰笉杩噄3,缁煎悎鎬ц兘瀹屽叏姣斾笉涓奿5锛岀帺澶у瀷娓告垙濡倃ow瀹屽叏涓嶆帹鑽愩
绛旓細2. cpu鍗曟牳澶氭牳浣滅敤 1銆佸鑺澶勭悊鍣鏄涓鐞嗗櫒灏佽鍦ㄤ竴璧凤紝鐒跺悗杩炴帴鍒板悓涓涓鍓嶇鎬荤嚎涓婏紝杩欐牱鐨勫涓牳蹇冨繀鐒朵細浜х敓鎬荤嚎浜夋姠锛屽奖鍝鎬ц兘銆2銆佺湡姝g殑澶氭牳锛屾槸閫氳繃瓒呬紶杈撴妧鏈紙璁CPU鍐呮牳鐩存帴璺熷閮↖/O鐩歌繛锛屼笉閫氳繃鍓嶇鎬荤嚎锛夛紝鍜岄泦鎴愬唴瀛樻帶鍒跺櫒鎶鏈紝浣垮緱姣忎釜鍐呮牳閮借嚜宸辩殑楂橀熺紦瀛樺彲璧勯仯鐢紝閮芥湁鑷繁鐨...
绛旓細鐢ㄧ畝鍗曠殑姣斿柣鏉ヨ锛鍗曟牳鐩稿綋浜涓涓浜哄湪鍋氫簨锛屽弻鏍哥浉褰撲簬涓や釜浜哄湪鍋氫簨锛屽洓鏍稿悓鐞嗐備箥涓鐪嬩技涔庝汉锛堟牳锛夎秺澶氭晥鐜囧氨瓒婇珮锛屼絾瀹為檯鎯呭喌鏄紝鐩墠鐨勮蒋浠惰繕鏃犳硶瀹屽叏鍙戞尌澶鏍窩PU鐨勬ц兘锛屾墍浠ュ弻鏍稿苟涓嶇瓑浜庡崟鏍哥殑涓ゅ嶆ц兘锛岀敋鑷冲湪涓嶅悓杞欢涓鎬ц兘鐨澧為暱涔熷畬鍏ㄤ笉鍚岋紝涓哄鏍镐紭鍖栧ソ鐨勮蒋浠讹紝澶氭牳鍒╃敤鐜囧氨瓒婇珮锛屾ц兘...
绛旓細锛o及锛电殑鏍稿績鏁伴噸瑕佽繕鏄崟鏍告ц兘閲嶈锛熻繖涓鐪嬭蒋浠舵敮鎸佷簡锛氬浜庝竴浜涙瘮杈冨彜鑰佺殑杞欢鍜岀綉娓革紙姣斿榄斿吔涓栫晫锛夋潵璇达紝鍗曟牳蹇冩ц兘瓒婇珮瓒婂ソ锛堢洰鍓峣ntel鐨cpu鍗曟牳蹇鎬ц兘寮浜巃md锛夛紱濡傛灉涓哄鏍稿績璁$畻浼樺寲杩囩殑搴旂敤锛屾瘮濡傝棰戝帇缂┿佽В鍘嬬瓑杞欢浠ュ強鏂板嚭鐨勪竴浜涙父鎴忥紙鎴樺湴3锛夛紝澶氭牳蹇僣pu灏辨瘮鍗曟牳蹇冪殑瑕佸揩寰堝浜嗐傜洰鍓...
绛旓細1.鍦ㄥ鐞嗗崟浠诲姟鐨勬椂鍊鍗曟牳鎬ц兘寮鍗犱紭鍔匡紱2.鍦ㄥ鐞嗗浠诲姟鐨勬椂鍊欏鏍稿績鍗犱紭鍔裤CPU鎬ц兘鐨勫ソ鍧忔湁寰堝鍙傝冨洜绱犵殑锛1.鏍稿績鏁伴噺锛氫竴鑸儏鍐典笅鏍稿績鏁伴噺瓒婂瓒婂ソ锛2.涓婚锛氫竴鑸儏鍐典笅涓婚瓒婇珮瓒婂ソ锛3.鐫块锛屽綋鐢佃剳澶勭悊鏁版嵁杈冨皯鏃讹紝cpu涓婚浼氳嚜鍔ㄩ檷浣庯紝澶勭悊鏁版嵁寰堝鏃讹紝cpu涓婚浼氳嚜鍔ㄤ笂鍗囷紝Core I5鍜孖7鏀寔鐫块...