74LS162和74ls00的区别是什么
74LS162和74ls00本身是十进制。要实现7进制有两种方法：清零和置数。
清零法：将输出端的Q0、Q1、Q2（Q3是高位）通过一个与非门接到清零端，置数端接高电平（数据输入端不用管）。
置数法：数据输入端D0、D1、D2、D3（D3是高位）接成0011，清零端接高电平，输出端CO接一个非门，再接到置数端，此时的输出就是7进制。
计数是一种最简单基本的运算，计数器就是实现这种运算的逻辑电路，计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时兼有分频功能
计数器是由基本的计数单元和一些控制门所组成，计数单元则由一系列具有存储信息功能的各类触发器构成，这些触发器有RS触发器、T触发器、D触发器及JK触发器等。
左复位、右置位
简介点说就是这样。
相关拓展：
74ls162概述
74ls162是为可预置的十进制同步计数器，其主要电特性的典型值如下：
162的清除端是同步的。当清除端/SR为低电平时，在时钟端CP上升沿作用下，才可完成清除功能。
162的预置是同步的。当置入控制器/PE为低电平时，在CP上升沿作用下，输出端Q0－Q3与数据输入端P0－P3一致。
对于54/74162，当CP由低至高跳变或跳变前，如果计数控制端CEP、CET为高电平，则/PE应避免由低至高电平的跳变，而54/74LS162无此种限制。
162的计数是同步的，靠CP同时加在四个触发器上而实现的。当CEP、CET均为高电平时，在CP上升沿作用下Q0－Q3同时变化，从而消除了异步计数器中出现的计数尖峰。
对于54/74162，只有当CP为高电平时，CEP、CET才允许由高至低电平的跳变，而54/74LS162的CEP、CET跳变与CP无关。
162有超前进位功能。当计数溢出时，进位输出端（TC）输出一个高电平脉冲，其宽度为Q0的高电平部分。在不外加门电路的情况下，可级联成N位同步计数器。
对于54/74LS162，在CP出现前，即使CEP、CET、/SR发生变化，电路的功能也不受影响。
74ls162引脚图及功能
引出端符号：
TC 进位输出端
CEP 计数控制端
Q0－Q3 输出端
CET 计数控制端
CP 时钟输入端（上升沿有效）
/SR 异步清除输入端（低电平有效）
/PE 同步并行置入控制端（低电平有效）
74ls162功能表
说明：
H－高电平
L－低电平
X－任意
74ls162极限值
电源电压------------------------------------------------7V
输入电压
54/74162-----------------------------------------5.5V
54/74LS162---------------------------------------7V
CEP与CET间电压
54/74162-----------------------------------------5.5V
工作环境温度
54×××------------------------------－55～125℃
74×××------------------------------------0～70℃
贮存温度--------------------------------------－65～150℃
74ls162推荐工作条件
74ls162逻辑图
74ls162静态特性
【1】：测试条件中的“最大”和“最小”用推荐工作条件中的相应值。
74ls162动态特性
【2】：fmax－最大时钟频率
tPLH－输出由低到高电平传输延迟时间
tPHL－输出由高到低电平传输延迟时间
74ls162应用电路
采用同步置零74LS162计数器来设计24进制计数器，反馈代码必须是（23）10相应的8421BCD码为00100011.由此可见反馈信号应取自十位芯片的Q1及个位芯片的Q1和Q0，相应的与非门应改成四输入端与非门。
用74LS162并行置零法设计24进制计数器的电路图如图所示。
绛旓細74ls162鏄负鍙缃殑鍗佽繘鍒跺悓姝ヨ鏁板櫒锛屽叾涓昏鐢电壒鎬х殑鍏稿瀷鍊煎涓嬶細162鐨勬竻闄ょ鏄悓姝ョ殑銆傚綋娓呴櫎绔/SR涓轰綆鐢靛钩鏃讹紝鍦ㄦ椂閽熺CP涓婂崌娌夸綔鐢ㄤ笅锛屾墠鍙畬鎴愭竻闄ゅ姛鑳姐162鐨勯缃槸鍚屾鐨勩傚綋缃叆鎺у埗鍣/PE涓轰綆鐢靛钩鏃讹紝鍦–P涓婂崌娌夸綔鐢ㄤ笅锛岃緭鍑虹Q0锛峇3涓庢暟鎹緭鍏ョP0锛峆3涓鑷淬傚浜54/74162锛屽綋CP鐢变綆鑷...
绛旓細瑕佷娇鐢74LS162涓74LS00鏋勬垚妯′负7鐨勫浣嶅拰缃綅璁℃暟鍣紝棣栧厛鐞嗚В杩欎袱涓昏緫鍣ㄤ欢鐨勫熀鏈ц川銆74LS162鏄崄杩涘埗鍚屾璁℃暟鍣紝鑰74LS00鍒欐槸涓涓洓杈撳叆涓庨潪闂紝鍙互鐢ㄤ簬璁℃暟鍣ㄧ殑璁捐涓傚浜庡浣嶈鏁板櫒锛屾竻闆舵柟娉曟槸灏74LS162杈撳嚭绔疩0銆丵1銆丵2锛圦3涓洪珮浣嶏級閫氳繃涓庨潪闂ㄦ帴鍒版竻闆剁锛屼繚鎸佺疆鏁扮鎺ラ珮鐢靛钩锛屾暟鎹...
绛旓細瑕佸埄鐢74LS162鍜74LS00鏋勫缓妯′负7鐨勫浣嶅拰缃綅璁℃暟鍣紝棣栧厛浜嗚В涓涓嬪畠浠殑鍩虹鍘熺悊銆74LS162鍜74LS00鏈韩鏀寔鍗佽繘鍒惰鏁帮紝浣嗛氳繃宸у鐨勯厤缃紝鍙互瀹炵幇涓冭繘鍒惰鏁板姛鑳姐傚浜庡浣嶈鏁帮紝灏74LS162鐨勮緭鍑虹Q0銆丵1鍜孮2锛圦3涓洪珮浣嶏級閫氳繃涓庨潪闂ㄦ帴鍒版竻闆剁锛岀疆鏁扮淇濇寔楂樼數骞筹紝鏁版嵁杈撳叆绔棤闇鎿嶄綔锛岃繖鏍峰彲浠ュ疄...
绛旓細74LS194 TTL 鍥涗綅鍙屽悜閫氱敤绉讳綅瀵勫瓨鍣 74LS195 TTL 鍥涗綅骞惰閫氶亾绉讳綅瀵勫瓨鍣 74LS196 TTL 鍗佽繘鍒/浜-鍗佽繘鍒跺彲棰勭疆璁℃暟閿佸瓨鍣 74LS197 TTL 浜岃繘鍒跺彲棰勭疆閿佸瓨鍣/璁℃暟鍣 74LS20 TTL 4杈撳叆绔弻涓庨潪闂 74LS21 TTL 4杈撳叆绔弻涓庨棬 74LS22 TTL 寮璺緭鍑4杈撳叆绔弻涓庨潪闂 74LS221 TTL 鍙/鍗曠ǔ鎬佸璋愭尟鑽″櫒 74L...
绛旓細2012-05-21 鎬庝箞鐢74ls162涓74ls00鏋勬垚妯′负7鐨勫浣嶈鏁板櫒鍜岀疆... 2012-12-18 妯6璁℃暟鍣 2017-10-22 妯℃嫙銆佹暟瀛楀強鐢靛姏鐢靛瓙鎶鏈:璁℃暟鍣74LS162 2013-08-17 6浣嶈剦鍐茶鏁板櫒鍘熺悊鍥 2016-12-15 鍏充簬璁℃暟鍣ㄨ姱鐗74LS160鐨勮繍鐢ㄣ傜敤涓ょ墖74LS160鑺墖... 2014-10-19 鏁板瓧鐢靛瓙鎶鏈昏緫鐢佃矾璁捐棰,鐢74LS...
绛旓細涓烘偍鎺ㄨ崘: 74ls161 鍏繘鍒 74ls00 鍏繘鍒惰鏁板櫒鐢佃矾鍥 74ls138 鍏繘鍒惰鏁板櫒鏄粈涔? 鍏繘鍒惰鏁板櫒璁捐 74ls162鍏繘鍒惰鏁板櫒 74ls161鍏繘鍒惰鏁板櫒 74ls161浜斿崄杩涘埗 74ls248 鍏朵粬绫讳技闂2014-12-28 鏁板瓧鐢佃矾闂銆傚浣曚娇鐢 棰勭疆鏁版硶 浣74LS161鏋勬垚浜屽崄鍥... 14 2012-12-22 濡備綍鐢74LS161鏉...
绛旓細2012-05-21 鎬庝箞鐢74ls162涓74ls00鏋勬垚妯′负7鐨勫浣嶈鏁板櫒鍜岀疆... 2012-05-05 濡備綍鐢74LS00涓殑涓涓笌闈為棬瀹炵幇闈為棬鐨勫姛鑳 2012-04-21 姹74LS00 寮曡剼鍥,閫昏緫鍔熻兘,鐪熷艰〃, 2012-05-10 璺眰浣跨敤涓庨潪闂74LS00鏋勬垚涓庨棬銆侀潪闂ㄣ佹垨闂ㄣ佸紓鎴栭棬銆 2016-07-21 鏁板瓧鐢靛瓙鎶鏈庝箞鎶74ls00鎺ュ埌鍥鹃噷闈㈠晩 2012...
绛旓細74绯诲垪::74LS00 TTL 2杈撳叆绔洓涓庨潪闂74LS01 TTL 闆嗙數鏋佸紑璺2杈撳叆绔洓涓庨潪闂74LS02 TTL 2杈撳叆绔洓鎴栭潪闂74LS03 TTL 闆嗙數鏋佸紑璺2杈撳叆绔洓涓庨潪闂74LS04 TTL 鍏弽鐩稿櫒74LS05 TTL 闆嗙數鏋佸紑璺叚鍙嶇浉鍣74LS06 TTL 闆嗙數鏋佸紑璺叚鍙嶇浉楂樺帇椹卞姩鍣74LS07 TTL 闆嗙數鏋佸紑璺叚姝ｇ浉楂樺帇椹卞姩鍣74LS08 TTL 2杈撳叆绔洓涓庨棬...
绛旓細74LS00 QUAD 2-INPUT NAND GATES 涓庨潪闂74LS02 QUAD 2-INPUT NOR GATES 鎴栭潪闂74LS03 QUAD 2-INPUT NAND GATES 涓庨潪闂74LS04 HEX INVERTING GATES 鍙嶅悜鍣74LS05 HEX INVERTERS OPEN DRAIN 鍏矾鍙嶅悜鍣74LS08 QUAD 2-INPUT AND GATE 涓庨棬74LS09 QUAD 2-INPUT AND GATES OC 涓庨棬74LS10 TRIPLE 3-INPUT...
绛旓細74绯诲垪:74LS00 TTL 2杈撳叆绔洓涓庨潪闂74LS01 TTL 闆嗙數鏋佸紑璺2杈撳叆绔洓涓庨潪闂74LS02 TTL 2杈撳叆绔洓鎴栭潪闂74LS03 TTL 闆嗙數鏋佸紑璺2杈撳叆绔洓涓庨潪闂74LS122 TTL 鍙啀瑙﹀彂鍗曠ǔ鎬佸璋愭尟鑽″櫒74LS123 TTL 鍙屽彲鍐嶈Е鍙戝崟绋虫佸璋愭尟鑽″櫒74LS125 TTL 涓夋佽緭鍑洪珮鏈夋晥鍥涙荤嚎缂撳啿闂74LS126 TTL 涓夋佽緭鍑轰綆鏈夋晥鍥涙荤嚎缂撳啿闂...
