用DDS做正弦波信号发生器时,fclk,频率控制字的宽度,还有控制rom的地址宽度怎么怎么按照要求来计算啊~~ 如何用verilog进行dds信号的幅度调制

sfg-2004\uff0cdds\u51fd\u6570\u4fe1\u53f7\u53d1\u751f\u5668\u600e\u6837\u8c03\u8109\u51b2\u5bbd\u5ea6

\u4e3b\u8981\u529f\u80fd\u7279\u6027
l \u91c7\u7528\u5148\u8fdb\u7684\u76f4\u63a5\u6570\u5b57\u5408\u6210\uff08DDS\uff09\u6280\u672f
l \u53cc\u8def***\u8f93\u51fa\u6216\u540c\u6b65\u8f93\u51fa
l TFG3000L\u91c7\u75285.7\u2033TFT\u6db2\u6676\u5c4f, \u76f4\u89c2\u7684\u83dc\u5355\u754c\u9762\u548c\u5de5\u4f5c\u53c2\u6570
l SU3000\u7cfb\u5217\u91c7\u7528VFD\u663e\u793a\uff0c40\u4e2a\u5b57\u7b26\uff0c\u6e05\u6670\u5ea6\u9ad8\uff0c\u89c6\u89c9\u8212\u9002
l \u4f7f\u7528\u6676\u4f53\u632f\u8361\u57fa\u51c6\uff0c\u9891\u7387\u7cbe\u5ea6\u9ad8\uff0c\u5206\u8fa8\u529b\u9ad8
l \u5177\u6709FM\u3001AM\u30012FSK\u3001ASK\u3001OSK\u30012PSK\u30014PSK\u591a\u79cd\u8c03\u5236\u529f\u80fd
l \u5177\u6709\u9891\u7387\u626b\u63cf\u3001\u5e45\u5ea6\u626b\u63cf\u3001\u8109\u51b2\u4e32\u8f93\u51fa\u529f\u80fd
l \u6570\u636e\u5b58\u50a8\u4e0e\u91cd\u73b0
l 0.1Hz-100MHz\u9891\u7387\u8ba1\u6570\u5668
l RS232\u63a5\u53e3\uff0cUSB\u63a5\u53e3\uff1bGPIB\u63a5\u53e3\uff08\u9009\u4ef6\uff09
l \u673a\u68b0\u7279\u6027\uff1aTFG3000L 329mm\u00d7155mm\u00d7283mm \uff1b5.35kg
SU3000 254mm\u00d7103mm\u00d7384mm \uff1b3.15kg
\u4e3b\u8981\u6280\u672f\u6307\u6807
\u578b\u53f7 / \u6307\u6807 TFG3015L
SU3015 TFG3050L
SU3050 TFG3080L
SU3080 TFG3150L
SU3150
\u9891\u7387\u8303\u56f4\uff08\u6b63\u5f26\u6ce2\uff09 10\u03bcHz ~15MHz 10\u03bcHz ~50MHz 10\u03bcHz ~80MHz 10\u03bcHz ~150MHz


\u901a\u9053A\u7279\u6027
\u3000\u3000\u6ce2\u5f62
\u3000\u3000\u3000\u3000\u6ce2\u5f62\u79cd\u7c7b\uff1a\u6b63\u5f26\u6ce2\u3001\u65b9\u6ce2\u3001\u8109\u51b2\u6ce2\u3001\u76f4\u6d41\uff08\u65b9\u6ce2\u3001\u8109\u51b2\u6ce2\u6700\u9ad8\u9891\u7387\u226440MHz\uff09
\u3000\u3000\u3000\u3000\u6ce2\u5f62\u957f\u5ea6\uff1a4\uff5e16k\u70b9
\u3000\u3000\u3000\u3000\u632f\u5e45\u5206\u8fa8\u529b\uff1a14 \u4f4d\uff08\u5305\u62ec\u7b26\u53f7\uff09
\u3000\u3000\u3000\u3000\u91c7\u6837\u7387\uff1a400 MSa/s
\u3000\u3000\u3000\u3000\u9891\u7387\u7279\u6027
\u3000\u3000\u3000\u3000\u6b63\u5f26\u6ce2\uff1aDC\uff5e150MHz
\u3000\u3000\u3000\u3000\u5206\u8fa8\u529b\uff1a100MHz

\u3000\u3000\u6b63\u5f26\u6ce2\u9891\u8c31\u7eaf\u5ea6
\u3000\u3000\u3000\u3000\u6742\u6ce2\u8c10\u6ce2\u6291\u5236\u5ea6\uff1a \u226545dBc\uff081MHz\uff5e20MHz\uff09
\u3000\u3000\u3000\u3000\u6b63\u5f26\u6ce2\u603b\u5931\u771f\u5ea6\uff1a \u2264 0.5\uff05 \uff0820Hz\uff5e100kHz\uff09

\u3000\u3000\u65b9\u6ce2\u8109\u51b2\u6ce2\u7279\u6027\uff1a
\u3000\u3000\u3000\u3000\u4e0a\u5347/\u4e0b\u964d\u65f6\u95f4 \u226420ns
\u3000\u3000\u3000\u3000\u8109\u51b2\u6ce2\u5360\u7a7a\u6bd4\uff1a0.1\uff05\uff5e99.9\uff05
\u3000\u3000\u3000\u3000\u8109\u51b2\u5bbd\u5ea6\uff1a100ns\uff5e20s
\u3000\u3000
\u3000\u3000\u8f93\u51fa\u7279\u6027
\u3000\u3000\u3000\u3000\u632f\u5e45\uff08\u9ad8\u963b\uff0c\u9891\u7387\u226440MHz\uff09\uff1a2mVpp\uff5e20Vpp
\u3000\u3000\u3000\u3000\u5206\u8fa8\u529b\uff1a20mV
\u3000\u3000\u3000\u3000\u504f\u79fb\uff08\u8870\u51cf0dB\u65f6\uff09\uff1a \u00b110V
\u3000\u3000\u3000\u3000\u51c6\u786e\u5ea6\uff1a \u8bbe\u7f6e\u503c\u7684\u00b1\uff081\uff05+10mV\uff09

\u3000\u3000\u901a\u9053B\u7279\u6027
\u3000\u3000\u3000\u3000\u6ce2\u5f62
\u3000\u3000\u3000\u3000\u6ce2\u5f62\u79cd\u7c7b\uff1a\u6b63\u5f26\u6ce2\uff0c\u65b9\u6ce2\uff0c\u4e09\u89d2\u6ce2\uff0c\u952f\u9f7f\u6ce2\uff0c\u9636\u68af\u6ce2\u7b4911\u79cd\u6ce2\u5f62
\u3000\u3000\u3000\u3000\u6ce2\u5f62\u957f\u5ea6\uff1a4k\u70b9
\u3000\u3000\u3000\u3000\u632f\u5e45\u5206\u8fa8\u529b\uff1a10 \u4f4d\uff08\u5305\u62ec\u7b26\u53f7\uff09

\u3000\u3000\u9891\u7387\u7279\u6027
\u3000\u3000\u3000\u3000\u6b63\u5f26\u6ce2\uff1a10\u03bcHz\uff5e5MHz
\u3000\u3000\u3000\u3000\u5206\u8fa8\u529b\uff1a10\u03bcHz
\u3000\u3000\u3000\u3000
\u3000\u3000\u8f93\u51fa\u7279\u6027
\u3000\u3000\u3000\u3000\u632f\u5e45\uff08\u9ad8\u963b\uff09\uff1a10mVpp\uff5e20Vpp
\u3000\u3000\u3000\u3000\u5206\u8fa8\u529b\uff1a20mVpp(\uff1e2V)
\u3000\u3000\u3000\u3000\u8c10\u6ce2\u7279\u6027 \uff1a\uff08B\u901a\u9053\u4e3aA\u901a\u9053\u7684\u8c10\u6ce2\uff09
\u3000\u3000\u3000\u3000\u8c10\u6ce2\u6b21\u6570: 1\uff5e10\u6b21 \uff0810\u03bcHz\uff5e150kHz\uff09
\u3000\u3000\u3000\u30001\u6b21 \uff08150kHz\uff5e1MHz\uff09
\u3000\u3000\u3000\u3000AB\u901a\u9053\u76f8\u4f4d\u5dee: 0\uff5e360 º\uff0810Hz\uff5e100kHz\uff09
\u3000\u3000\u3000\u3000\u76f8\u4f4d\u5206\u8fa8\u529b\uff1a0.1

Verilog\u7f16\u5199\u7684DDS\u6a21\u5757\u4e3b\u8981\u7531\u4e09\u90e8\u5206\u7ec4\u6210\uff0c
\u4e00\u3001\u76f8\u4f4d\u7d2f\u52a0\u5668\uff0c\u7528\u4e8e\u51b3\u5b9a\u8f93\u51fa\u4fe1\u53f7\u9891\u7387\u7684\u8303\u56f4\u548c\u7cbe\u5ea6\uff1b
\u4e8c\u3001\u6b63\u5f26\u51fd\u6570\u529f\u80fd\u8868\uff08\u6ce2\u5f62\u5b58\u50a8\u5668\uff09\uff0c\u7528\u4e8e\u5b58\u50a8\u7ecf\u91cf\u5316\u548c\u79bb\u6563\u540e\u7684\u6b63\u5f26\u51fd\u6570\u7684\u5e45\u503c\uff1b
\u4e09\u3001\u67e5\u8868\u6a21\u5757\uff0c\u76f8\u4f4d\u7d2f\u52a0\u5668\u7684\u8f93\u51fa\u5730\u5740\u67e5\u8868\u3002
\u4e24\u79cd\u65b9\u6cd5\u53ef\u4ee5\u6539\u53d8\u8f93\u51fa\u4fe1\u53f7\u7684\u9891\u7387\uff1a
(1)\u6539\u53d8\u67e5\u8868\u5bfb\u5740\u7684\u65f6\u949f\u9891\u7387\uff0c\u53ef\u4ee5\u6539\u53d8\u8f93\u51fa\u6ce2\u5f62\u7684\u9891\u7387\u3002
(2)\u6539\u53d8\u5bfb\u5740\u7684\u6b65\u957f\u6765\u6539\u53d8\u8f93\u51fa\u4fe1\u53f7\u7684\u9891\u7387\u3002\u6b65\u957f\u5373\u4e3a\u5bf9\u6570\u5b57\u6ce2\u5f62\u67e5\u8868\u7684\u76f8\u4f4d\u589e\u91cf\u3002\u7531\u7d2f\u52a0\u5668\u5bf9\u76f8\u4f4d\u589e\u91cf\u8fdb\u884c\u7d2f\u52a0\uff0c\u7d2f\u52a0\u5668\u7684\u503c\u4f5c\u4e3a\u67e5\u8868\u5730\u5740\u3002
\u76f8\u4f4d\u7d2f\u52a0\u5668\u662fDDS \u7684\u6838\u5fc3\u6240\u5728\uff0c\u5b83\u7531\u4e00\u4e2a\u52a0\u6cd5\u5668\u548c\u4e00\u4e2a\u4f4d\u76f8\u4f4d\u5bc4\u5b58\u5668\u7ec4\u6210\uff0c\u6bcf\u6765\u4e00\u4e2a\u65f6\u949f\uff0c\u76f8\u4f4d\u5bc4\u5b58\u5668\u4ee5\u6b65\u957fK\u7d2f\u52a0\uff0c\u76f8\u4f4d\u5bc4\u5b58\u5668\u7684\u8f93\u51fa\u4e0e\u76f8\u4f4d\u63a7\u5236\u5b57\u76f8\u52a0\uff0c\u7136\u540e\u8f93\u5165\u5230\u6b63\u5f26\u67e5\u8be2\u8868\u5730\u5740\u4e0a\u3002\u6b63\u5f26\u67e5\u8be2\u8868\u5305\u542b\u4e00\u4e2a\u5468\u671f\u6b63\u5f26\u6ce2\u7684\u6570\u5b57\u5e45\u5ea6\u4fe1\u606f\uff0c\u6bcf\u4e2a\u5730\u5740\u5bf9\u5e94\u6b63\u5f26\u6ce2\u4e2d0-2pi\u8303\u56f4\u7684\u4e00\u4e2a\u76f8\u4f4d\u70b9\u3002\u67e5\u8be2\u8868\u628a\u8f93\u5165\u7684\u5730\u5740\u76f8\u4f4d\u4fe1\u606f\u6620\u5c04\u6210\u6b63\u5f26\u6ce2\u5e45\u5ea6\u7684\u6570\u5b57\u91cf\u4fe1\u53f7\u3002\u76f8\u4f4d\u5bc4\u5b58\u5668\u6bcf\u7ecf\u8fc72^N/K \u4e2afc \u65f6\u949f\u540e\u56de\u5230\u521d\u59cb\u72b6\u6001\uff0c\u76f8\u5e94\u5730\u6b63\u5f26\u67e5\u8be2\u8868\u7ecf\u8fc7\u4e00\u4e2a\u5faa\u73af\u56de\u5230\u521d\u59cb\u4f4d\u7f6e\uff0c\u8f93\u51fa\u4e00\u4e2a\u6b63\u5f26\u6ce2\u3002
\u8f93\u51fa\u6b63\u5f26\u6ce2\u5468\u671f\u4e3afo=fc* K/2^N\uff0c\u6700\u5c0f\u5206\u8fa8\u7387\u4e3af=fc/2^N\u3002(\u901a\u8fc7fc\u548cK\u63a7\u5236\u6b63\u5f26\u6ce2\u9891\u7387\u7cbe\u5ea6) \u5176\u4e2d\uff0cN \u4e3a\u7d2f\u52a0\u5668\u4f4d\u5bbd\uff0cK \u4e3a\u6b65\u957f\uff0cfc \u4e3a\u65f6\u949f\u9891\u7387\u3002\u8ba1\u6570\u6a21\uff08\u6700\u5927\u503c\uff09\uff1aM=2^N\u3002
\u4e00\u822c\u6b63\u5f26\u6ce2\u8868\u5e45\u5ea6\u5730\u5740\u4f4d\u5bbd\u4e0e\u7d2f\u52a0\u7684\u67e5\u8868\u5730\u5740\u4f4d\u5bbd\u4e0d\u540c\uff0c\u6309\u524d\u8005\u4f4d\u5bbd\u53d6\u540e\u8005\u5bf9\u5e94\u9ad8\u4f4d\u7684\u4f4d\u5bbd\u5373\u53ef\u3002\uff08\u5177\u4f53\u89c1\u5b9e\u4f8b\uff09

Verilog\u7a0b\u5e8f
1\u3001sine_top.v\u9876\u5c42\u8bbe\u8ba1
`timescale 10ns /1ns //\u65f6\u5ef6\uff1a\u65f6\u95f4\u5355\u4f4d/\u65f6\u95f4\u7cbe\u5ea6
module sine_top(//\u91c7\u7528\u76f4\u63a5\u6570\u5b57\u5408\u6210(Direct Digital Synthesis)
sine,
clk,
rst_n
);

output[7:0]sine; //\u8f93\u51fa\u53e0\u52a0\u7684\u6b63\u5f26\u6ce2
input rst_n;
input clk;

wire [15:0] rom_ad; //16bit\u5185\u90e8\u8fde\u63a5\u7ebf\uff0c\u4f20\u9012\u76f8\u4f4d\u589e\u91cf\uff08\u9891\u7387\u63a7\u5236\u5b57\u7684\u6574\u6570\u500d\uff09
wire [9:0] address; //10bit
wire signed [7:0] sine1; //8\u4f4d\u5927\u5c0f\u7684\u5b58\u50a8\u5668\u9635\u5217

assign sine=sine1;
//M=2^N=2^16=65536\uff08N\u63a7\u5236\u9891\u7387\u5206\u8fa8\u7387\uff0cfc/M\uff09,\u901a\u8fc7\u76f8\u4f4d\u589e\u91cfK\uff08\u9891\u7387\u63a7\u5236\u5b57\uff09\u63a7\u5236\u8f93\u51fa\u9891\u7387\u3002fout=K*fclk/M
//\u901a\u8fc7\u67e5\u8868\u8f93\u51fa\u6b63\u5f26\u6ce2\uff0c\u4e00\u4e2a\u5468\u671f\u5185\uff0c1024\uff0810\u4f4d\uff09\u70b9 X 8bit(\u5e45\u5ea6\u91cf\u5316\u7cbe\u5ea6)
//fclk=100MHz(10ns)
//10MHz //\u5e26\u53c2\u6570\u7684\u6a21\u5757\u5b9e\u4f8b\u5316
adder #(.fcw(6554)) uut0( //10MHz-->6554\uff08\u9891\u7387\u63a7\u5236\u5b57\uff09\uff0c\u5b9e\u4f8b\u5316adder\u6a21\u5757\uff0cuut0
.clk(clk),
.rst(rst_n),
.sum(rom_ad) //rom_ad,16bit\u5927\u5c0f\u5185\u90e8\u8fde\u63a5\u7ebf
);
assign address=rom_ad [15:6];//address,10bit\u53d6rom_ad\u9ad810\u4f4d\u4f5c\u4e3a\u5730\u5740\uff0c\u4e0e\u8868\u4e2d1024\u4e2a\u503c\u4e00\u4e00\u5bf9\u5e94\u3002

rom_sine0 rom0( //IP\u6838
.address(address),//\u8f93\u516510\u4f4d\u7684\u5730\u5740\uff0c\u67e5\u51fa\u6b63\u5f26\u6ce2\u8868\u5bf9\u5e94\u7684\u5e45\u5ea6\u503c
.clock(clk),
.q(sine1) //\u8f93\u51fa\u7ed3\u679c
);
endmodule

2\u3001adder.v\u6587\u4ef6\uff0c\u7d2f\u52a0\u6a21\u5757
module adder#(parameter fcw=16'd10000)( //\u53c2\u6570\u4e3a16\u4f4d\u5927\u5c0f \u9ed8\u8ba4\u53c2\u6570\uff0810000\uff09
sum,
clk,
rst
);

output [15:0] sum; //\u8f93\u51fa\u5730\u5740
input clk;
input rst;

reg [15:0] sum; //\u521d\u503c
always @(posedge clk)//\u6b63\u6cbf\u89e6\u53d1
begin
if(!rst) //\u590d\u4f4d0\u6709\u6548
sum<=16'd0;
else
sum<=sum+fcw; //\u6c42\u548c
end

endmodule

3\u3001sine_stimulate.v\u4eff\u771f\u6d4b\u8bd5\u6587\u4ef6
//sine_stimulate.v,my testbench
`timescale 1ns/1ns
modulesine_stimulate; //
reg rst_n; //\u590d\u4f4d\u4fe1\u53f7
reg clk; //\u65f6\u949f\u4fe1\u53f7
wire signed[7:0]sine;
sine_top uut0(
.sine(sine),
.clk(clk),
.rst_n(rst_n)
);

initial //\u8fc7\u7a0b\u8bed\u53e5\uff0c\u53ea\u6267\u884c\u4e00\u6b21\uff08\u4e0ealways\u4e0d\u540c\uff09
begin
clk=0;
rst_n=0;
#50; //\u5ef6\u8fdf50ns
rst_n=1;
end

always #5 clk=~clk;

endmodule

Quartus II 13.0 \u548cModelsimSE 10.1a\u8054\u5408\u4eff\u771f\u7ed3\u679c
\u4eff\u771f\u8f93\u51fa\u7684\u6b63\u5f26\u6ce2\uff1a


\u63d2\u503c\u540e\u7684\u6b63\u5f26\u6ce2\u56fe\u5f62\uff1a


\u8fd9\u5c31\u662f\u6211\u7528Verilog\u7f16\u7a0b\uff0c\u91c7\u7528DDS\u5408\u6210\u6b63\u5f26\u6ce2\u7684\u6240\u6709\u6d41\u7a0b\u3002

要求是什么啊?ROM地址宽度一般根据你的D/A位数决定,频率控制字宽度与你要求的频率分辨率也就是频率精确度有关,一般选32位,fclk是系统时钟,根据你的输出信号频率要求选择,根据采样定理,理论上必须是你输出信号频率的两倍,实际选的还要大一些。不明白还可以问的

  • dds鏁板瓧鍚堟垚鍑芥暟淇″彿鍙戠敓鍣鎬庝箞鎺ョず娉㈠櫒
    绛旓細1銆DDS淇″彿鍙戠敓鍣杈撳嚭鎺ヨ娴嬬數璺紝琚祴鐢佃矾鐨勮緭鍑虹粡杩囨娉㈡垨鑰呯洿鎺ユ帴鍒扮ず娉㈠櫒鐨勫瀭鐩寸锛岄鍏堣缃ソ淇″彿婧愪负鎵鐘舵併佽缃ソ涓績棰戠巼銆佹壂鎻忓搴︺佹壂棰戞椂闂达紙涓涓壂棰戝懆鏈燂級銆佷护鎵涓虹嚎鎬ф壂鎻忥紝绀烘尝鍣ㄤ富瑕佹槸璋冭妭鍚堥傜殑瑙﹀彂鍙傛暟銆2銆佸鏋滀俊鍙锋簮鐨勬壂棰戝懆鏈熷垰濂界瓑浜庣ず娉㈠櫒鐨勬壂鎻忔椂闂达紝瑙﹀彂鍚屾鍒氬ソ鍦ㄦ壂鎻忚捣鐐癸紝灞忓箷...
  • dds鏄粈涔堟剰鎬
    绛旓細浜庢槸锛36娆¢噰鏍峰氨浼氳緭鍑姝e鸡娉鐨勪竴涓懆鏈熴傚鏋滈噰鏍风巼淇濇寔鎭掑畾锛屼笂杩拌緝鎱㈢殑姝e鸡娉㈢殑棰戠巼灏嗘瘮杈冨揩鐨勬寮︽尝鎱10鍊嶃傝繘涓姝ヨ锛屼竴涓亽瀹氱殑螖鐩镐綅蹇呭皢瀵艰嚧涓涓亽瀹氭寮︽尝棰戠巼鐨勮緭鍑恒備絾鏄锛孌DS鎶鏈厑璁搁氳繃涓涓鐜囪〃杩呴熷湴鏀瑰彉淇″彿鐨勎旂浉浣嶃傚嚱鏁鍙戠敓鍣鑳藉鎸囧畾涓涓鐜囪〃锛岃琛ㄥ寘鎷敱娉㈠舰棰戠巼鍜屾寔缁椂闂翠俊鎭粍鎴...
  • DDS淇″彿鍙戠敓鍣棰戠巼杈惧埌20MHZ鍙互浜х敓閿娇娉㈠悧
    绛旓細鐢佃剳纭欢闂銆傛牴鎹綘鐨勬弿杩锛孌DS淇″彿鍙戠敓鍣棰戠巼杈惧埌20MHZ涓嶅彲浠ヤ骇鐢熼敮榻挎尝鐨勩傚師鍥犳槸锛1锛屼竴鑸ā鍧楀紡鐨勬暟瀛楅鐜囩洿鎺ュ悎鎴愪俊鍙峰彂鐢熷櫒鍙兘浜х敓姝e鸡娉銆傝屼笖浜х敓閿娇娉㈡病鍟ユ剰涔夌殑銆2锛屽彧鏈夊ぇ鍨嬩华琛ㄩ偅绉嶇殑淇″彿鍙戠敓鍣ㄦ墠鑳戒骇鐢熶笁瑙掓尝锛屼絾鏄垜鎼炲井娉㈡祴璇曚篃浠庢潵娌$敤涓婅繃銆
  • 淇″彿鍙戠敓鍣鐨dds杈撳嚭鍜岄愮偣杈撳嚭鐨勫尯鍒
    绛旓細涓よ呭尯鍒湁杈撳嚭鏂瑰紡涓嶅悓銆佸簲鐢ㄩ鍩熶笉鍚屻佸疄鐜版柟寮忎笉鍚屻1銆佽緭鍑烘柟寮忎笉鍚岋細DDS杈撳嚭鏄繛缁殑锛岄愮偣杈撳嚭鏄鏁g殑銆2銆佸簲鐢ㄩ鍩熶笉鍚岋細DDS杈撳嚭澶氱敤浜庨氫俊銆佹祴閲忋佹帶鍒剁瓑棰嗗煙锛岄愮偣杈撳嚭澶氱敤浜庢暟瀛淇″彿澶勭悊棰嗗煙銆3銆佸疄鐜版柟寮忎笉鍚岋細鍦ㄥ疄鐜颁笂锛孌DS杈撳嚭閫氬父鍩轰簬鐩镐綅绱姞鍣ㄥ拰鏌ユ壘琛紝閫愮偣杈撳嚭鍒欓渶瑕佷娇鐢ㄥ閮ㄨ緭鍏ョ殑...
  • 璁捐涓涓鐜囦负1000Hz鐨姝e鸡娉俊鍙峰彂鐢熷櫒,杈撳嚭骞呭间负1V宸﹀彸銆
    绛旓細DDS杈撳嚭锛岃繍鏀捐“鍑忓埌1V
  • dds淇″彿鍙戠敓鍣闇瑕佸弬鑰冩椂閽熻緭鍏ュ悧
    绛旓細瑕併DDS淇″彿鍙戠敓鍣鐨勫伐浣滃師鐞嗘槸閫氳繃鏁板瓧鎶鏈敓鎴愪俊鍙凤紝瑕佷竴涓ǔ瀹氱殑鏃堕挓淇″彿浣滀负鍙傝冿紝浠ョ‘淇濈敓鎴愮殑淇″彿鏈夊噯纭殑棰戠巼鍜岀浉浣嶃傚弬鑰冩椂閽熶俊鍙峰彲浠ユ槸澶栭儴鎻愪緵鐨勶紝涔熷彲浠ユ槸鍐呴儴浜х敓鐨勩
  • 姝e鸡娉鈥旀柟娉淇″彿鍙戠敓鍣
    绛旓細1銆佸叡鐢ㄤ竴杈撳嚭绔紝鍥犳鍙互閫氳繃妯℃嫙寮鍏虫垨鑰呯户鐢靛櫒瀹炵幇銆2銆佽緭鍑洪鐜囪緝浣庯紝鍙互鐢ㄤ笓鐢―DS鑺墖+鏈夋簮浣庨氭护娉㈠櫒瀹炵幇锛屼篃鍙互浣跨敤FPGA瀹炵幇DDS+浣庨烡AC+鏈夋簮浣庨氭护娉㈠櫒瀹炵幇锛岄鐜囧彲閫氳繃鎺у埗DDS鐨勯鐜囨帶鍒跺瓧鍘诲疄鐜般3銆佸叧浜姝e鸡娉鍙婃柟娉㈢殑骞呭锛孌DS杈撳嚭鍚庡彲閫氳繃杩愮畻鏀惧ぇ鍣ㄦ垨绋嬫帶鏀惧ぇ鍣ㄨ皟鏁淇″彿鏈缁堣緭鍑哄箙鍊笺
  • 姣曚笟璁捐鍩轰簬FPGA鐨姝e鸡淇″彿鍙戠敓鍣,鏈鍚庤杩炵ず娉㈠櫒瑙傚療娉㈠舰,涓瀹氶渶瑕...
    绛旓細浣犻渶瑕佷竴鍧楀甫鏈塂AC锛堟暟妯¤浆鎹㈠櫒锛夌殑FPGA寮鍙戞澘锛岀劧鍚庢壘涓涓敤HDL鎻忚堪鐨DDS婧愪唬鐮侊紝鏍规嵁寮鍙戞澘鐨勮祫婧愭儏鍐碉紝淇敼鐩稿簲鐨勬弿杩板苟鍒嗛厤寮曡剼锛屾渶鍚庡皢閰嶇疆鏁版嵁涓嬭浇杩涘幓锛屽氨鍙互鐢ㄧず娉㈠櫒鍦―AC杩炴帴鐨勮繍鏀捐緭鍑虹瑙傚療姝e鸡娉褰簡銆
  • FPGA鍋淇″彿鍙戠敓鍣,鎬庝箞璋冪浉鍟?
    绛旓細浣犲鏋滃仛鐨勬槸dds锛鏁版嵁瀛樻斁鍒皉om涓紝鏀瑰彉rom鐨勫湴鍧灏卞彲浠ユ敼鍙樼浉浣嶄簡銆
  • 鎬庢牱鐢ㄤ豢鐪熻蒋浠惰璁′竴涓緭鍑淇″彿鏄姝e鸡娉,鐭╁舰娉㈣繕鏈夌ǔ鍘嬬數婧愮殑鐢佃矾,姹...
    绛旓細鏈変袱绉嶆濊矾锛1銆鐢―DS鎬濇兂锛屽氨鏄疪OM鍔燚AC 2銆佷笓鐢ㄨ姱鐗囩數璺垨鑰呰嚜宸辩敤鍒嗙珛鍏冧欢鎼缓锛屽彉棰戝彧鏈夌敤閿佺浉鐜簡
  • 扩展阅读:自制简易正弦波逆变器 ... 正弦波控制器接线图 ... 为什么不建议做脑电图 ... 正弦波发生器app ... dds信号发生器设计 ... 可调正弦波发生器 ... 数字调压振动盘控制器 ... 自制正弦波信号发生器 ... 脑电图显示大量β波 ...

    本站交流只代表网友个人观点,与本站立场无关
    欢迎反馈与建议,请联系电邮
    2024© 车视网