闩锁效应Latch up 的原理分析

在电路设计中，闩锁效应Latch up涉及到四个主要元件：垂直式PNP BJT Q1，基极为nwell，集电极增益可达数百倍；NPN BJT Q2，基极为P substrate，增益可达数十倍；nwell的寄生电阻Rwell和substrate电阻Rsub。它们共同构成了可控硅(SCR)电路结构。

正常情况下，当电路未受外部干扰时，两个BJT处于截止状态，集电极电流主要为反向漏电流，电流增益极低，不会产生Latch up。然而，当外部干扰导致其中一个BJT集电极电流突然增大，它会反馈至另一个BJT，触发两个BJT导通，形成低阻通路，即使干扰消失，BJT间的正反馈使电源和地间持续存在漏电，即进入锁定状态，这就是Latch up的触发过程。

Latch up的发生有多种原因：VDD变化引起的寄生电容电流过大，I/O信号超出工作范围导致大电流，ESD静电冲击，驱动器负载过大导致电源和地瞬间变化，以及well侧面漏电流过大。防止Latch up的方法包括：降低BJT增益，避免正向偏压，设置轻掺杂层以阻断电流，使用Guard ring结构，优化substrate和well接触，以及在I/O和内部电路中采取相应的防护措施。

值得注意的是，COMS电路中的大电流输入可能导致内部电流剧增，形成锁定效应，严重时可能烧毁芯片。防御措施包括：在输入输出端加钳位电路控制电压，电源输入端加去耦电路以防止高压，以及在VDD和外电源间设置限流电阻。在系统供电时，应遵循特定的开关顺序，以减少Latch up的风险。

扩展阅读：latch up immunity ... latch锁存器 ... latch onto ... 简述latch up闩锁效应 ... latch up是什么意思 ... latch up测试方法 ... tap up richer aunt ... 闩锁效应的原理图 ... latch up闩锁效应及解决方法 ...