方便学习FPGA的工具，最好小点的，能在手机上用最好。
\u6211\u60f3\u4e70\u4e00\u90e8\u80fd\u63a5\u80fd\u6253\u5c0f\u70b9\u624b\u673a\uff0c\u62ff\u7740\u65b9\u4fbf\uff0c\u4ec0\u4e48\u724c\u5b50\u597d\u5c0f\u7c73\u592a\u5927\u8fd8\u662f\u8bfa\u57fa\u4e9a\u7684\u597d\u6709\u53e3\u888b\u5c31\u53ef\u4ee5\u653e\u4e0b
wps \u8fd8\u884c
Robei FPGA仿真软件是一款世界上最小的国产FPGA仿真工具。该软件具备先进的图形化设计工具，代码修改，Verilog编译仿真和波形分析。软件只有4.5M，但可以实现小型系统的设计，仿真和测试。软件生成标准的Verilog代码，可以直接用于Xilinx,Altera和Actel的设计工具。软件界面美观，简洁，15分钟就可以熟悉软件的操作，对比其他大型复杂软件，可以节省很多时间来实现同样的功能 。没听说有人用过这软件
绛旓細Robei FPGA浠跨湡杞欢鏄竴娆句笘鐣屼笂鏈灏忕殑鍥戒骇FPGA浠跨湡宸ュ叿銆傝杞欢鍏峰鍏堣繘鐨勫浘褰㈠寲璁捐宸ュ叿锛屼唬鐮佷慨鏀癸紝Verilog缂栬瘧浠跨湡鍜屾尝褰㈠垎鏋愩傝蒋浠跺彧鏈4.5M锛屼絾鍙互瀹炵幇灏忓瀷绯荤粺鐨勮璁★紝浠跨湡鍜屾祴璇曘傝蒋浠剁敓鎴愭爣鍑嗙殑Verilog浠ｇ爜锛屽彲浠ョ洿鎺ョ敤浜嶺ilinx,Altera鍜孉ctel鐨勮璁″伐鍏枫傝蒋浠剁晫闈㈢編瑙傦紝绠娲侊紝15鍒嗛挓灏卞彲浠ョ啛鎮夎蒋浠剁殑鎿嶄綔...
绛旓細Quartus II鏄竴娆剧敱Intel寮鍙戠殑FPGA璁捐宸ュ叿锛屼富瑕佺敤浜庤璁°佷豢鐪熷拰缂栫▼FPGA鑺墖銆俀uartus II鎻愪緵浜嗗叏闈㈢殑璁捐娴佺▼锛屽寘鎷師鐞嗗浘杈撳叆銆佺‖浠舵弿杩拌瑷缂栧啓銆侀昏緫缁煎悎銆佸竷灞甯冪嚎銆佹椂搴忓垎鏋愩佷豢鐪熷拰璋冭瘯绛夊姛鑳姐俀uartus II杩樻敮鎸佸绉岶PGA鑺墖绯诲垪锛屽寘鎷珻yclone銆丄rria銆丼tratix绛夌郴鍒椼ModelSim鏄竴娆剧敱Mentor Graphics寮鍙...
绛旓細Chipdebug - 鍐呭涓板瘜锛屼簰鍔ㄧ浉瀵硅緝灏戯紝閫傚悎娣卞害鏌ラ槄銆 鐢靛瓙鍙戠儳鍙嬭鍧 - 铏芥椿璺冨害涓嶉珮锛屼絾璧勬枡涓板瘜銆 EETOP鏄撶壒鍒涜姱 - 绱у瘑绀惧尯锛屾椿璺冪殑璁ㄨ姘涘洿銆 21ic鐢靛瓙缃 FPGA瀛愮増鍧 - 璧勬枡鍒嗕韩涓轰富锛岄傚悎璧勬枡鎼滅储鑰呫傚紑婧愪笌绀惧尯鏀寔</ 鍗曞垁FPGA-CSDN鍗氬 - FPGA鍗氫富鍒嗕韩鐨勬繁鍏ュ唴瀹癸紝鍊煎緱涓鐪嬨 绫宠仈瀹...
绛旓細FPGA璧勬簮涔熷悓鏍蜂赴瀵岋紝寮婧愮ず娉㈠櫒銆佸皬姊呭摜鍩硅銆侀粦閲/闊╁浆寮鍙戞澘鍜岀壒鏉僃PGA绛夛紝閮藉湪姝ｇ偣鍘熷瓙FPGA鍏紬鍙蜂腑绛変綘鏉ユ帰绱傜數婧愯祫鏂欏垯鍙弬鑰冭矾椋炵殑鍏紬鍙凤紝鑾峰彇瀹炵敤鎸囧崡銆傛彁鍗囧伐浣滄晥鐜囷紝Windows宸ュ叿鏄繀涓嶅彲灏戠殑銆侸ackpop鐨勫洖绛旀彁渚涘疄鐢ㄦ妧宸э紝蹇熼瑙堝拰蹇嵎閿浣犲伐浣滄洿楂樻晥锛孫CR璇嗗埆鏂囧瓧锛屽叕寮忔彃鍏ヨ鏂囨。鏇村叿涓撲笟...
绛旓細鑳藉鏄捐憲鎻愰珮搴斿澶氱鏁呴殰鐨勮兘鍔涖傝櫧鐒惰澶氬厓浠朵緵搴斿晢閲囩敤棰勯槻鎬х殑璁捐鎶鏈強闄愬畾鏂规硶鏉ユā鎷熷拰浠跨湡鐜褰卞搷锛屼絾鏄煇浜FPGA鏋勬灦鍦ㄦ壙鍙楁墿灞曟俯搴﹁寖鍥存柟闈粛鐒跺叿鏈夊厛澶╀紭鍔裤侫ctel浠ュ弽鐔斾笣涓哄熀纭鐨勬苯杞﹀櫒浠惰兘鎵垮彈涓氱晫鏈楂樼殑缁撶偣娓╁害銆備负璁捐浜哄憳鐨勯珮鍙潬鎬х郴缁熷甫鏉ユ洿澶х殑鎬ц兘鍐椾綑銆
绛旓細鏈濂界殑FPGA寮鍙戞澘鏄疿ilinx FPGA寮鍙戞澘銆傝В閲婏細鎶鏈鍏堛俋ilinx浣滀负FPGA棰嗗煙鐨勯鍏堝巶鍟嗭紝鍏跺紑鍙戞澘鍦ㄦ妧鏈敮鎸併佽祫婧愪紭鍖栥佸姛鑳戒赴瀵屽害绛夋柟闈㈣〃鐜板嚭鑹层傚叕鍙镐笉鏂帹鍑烘柊浜у搧鍜屾洿鏂版妧鏈紝涓虹敤鎴锋彁渚涗簡鏈鏂扮殑璁捐宸ュ叿鍜岃祫婧愩傚涔犺祫婧愪赴瀵屻傚浜庡垵瀛﹁呮潵璇锛屽涔璧勬簮涓板瘜鏄竴涓噸瑕佺殑鑰冮噺鍥犵礌銆俋ilinx鐨勫紑鍙戞澘鏈夊ぇ閲...
绛旓細閫傚悎澶у鏈鐢熷仛鐨凢PGA椤圭洰鏈夊緢澶氾紝鍏朵腑鍖呮嫭LED鐏帶鍒躲佹暟瀛楁椂閽熴侀氫俊鎺ュ彛杞崲绛夈傝繖浜涢」鐩兘澶熷府鍔╁鐢熺啛鎮FPGA鐨鍩烘湰寮鍙戞祦绋嬶紝鎺屾彙HDL缂栫▼璇█鍜孎PGA寮鍙宸ュ叿鐨勪娇鐢紝鍚屾椂鎻愰珮瀹為檯搴旂敤鑳藉姏銆侺ED鐏帶鍒堕」鐩槸涓涓緢濂界殑鍏ラ棬椤圭洰锛屾棬鍦ㄩ氳繃FPGA瀹炵幇瀵瑰涓狶ED鐏殑浜伃鎺у埗銆傝繖涓」鐩彲浠ュ府鍔╁鐢熶簡瑙PGA鍦ㄦ暟瀛...
绛旓細鍦ㄥ疄闄呭簲鐢ㄤ腑锛屾棤璁烘槸ASIC璁捐杩樻槸FPGA寮鍙戯紝Verilog閮芥槸鏍稿績宸ュ叿銆備緥濡傦紝閫氳繃FPGA瀹炵幇瀹氬埗鑺墖锛屼娇鐢∕odelsim杩涜鑱斿悎浠跨湡锛閫氳繃Quartus II杩涜宸ョ▼鏋勫缓锛屾瘡涓姝ラ兘闇瑕佺簿缁嗙殑鎿嶄綔鍜岀悊瑙ｃ傚湪璁捐杩囩▼涓紝灏哣erilog鐜涓庡疄闄呴」鐩揣瀵嗙粨鍚堬紝濡傛惌寤10杩涘埗璁℃暟鍣ㄧ殑娴嬭瘯鐜锛岄獙璇佸姛鑳界殑姝ｇ‘鎬э紝鏄彁鍗囨妧鑳界殑鍏抽敭姝ラ...
绛旓細FPGA鐨勫熀纭灏辨槸鏁板瓧鐢佃矾鍜孒DL璇█锛屾兂瀛﹀ソFPGA鐨浜猴紝寤鸿搴婂ご閮芥湁涓鏈暟瀛楃數璺殑涔︼紝涓嶇鏄偅涓増鏈殑锛岃繖涓槸鍩虹锛屽浜嗚В涔熸湁鍔╀簬褰㈡垚纭欢璁捐鐨勬濇兂銆傚湪璇█鏂归潰锛屽缓璁垵瀛﹁瀛︿範Verilog璇█锛孷HDL璇█璇硶瑙勮寖涓ユ牸锛岃皟璇曡捣鏉ュ緢鎱紝Verilog璇█瀹规槗涓婃墜锛岃屼笖锛屼竴鑸ぇ鍨嬩紒涓氶兘鏄敤Verilog璇█銆2.EDA宸ュ叿...
绛旓細涓撶敤鐨勶紝姣曠珶FPGA鑺墖渚涘簲鍟嗗彧鏈夊洓瀹躲備竴鑸紑鍙戝伐鍏凤紙杞欢锛変笉鏄涔犵殑閲嶇偣锛岄噸鐐规槸鐞嗚ВFPGA鐨鍐呮兜锛岀悊瑙ｇ‖浠剁數璺殑璁捐鍜岀‖浠剁數璺郴缁熺殑鐭ヨ瘑銆傚叾娆℃槸HDL璇█锛圴erilog鍜孷HDL锛夌殑瀛︿範鎴栦簩鑰呭悓鏃瀛︿範锛鏈鍚庢墠鏄紑鍙宸ュ叿鐨勫涔浣跨敤锛屽墠浜岃呬负閲嶄腑涔嬮噸銆傚缓璁湁鏁板瓧鐢佃矾鍜屽井鏈哄師鐞嗙殑鍚屽浠嶸erilog瀛︿範锛屼竴杈瑰涔...
