什么是Latch-up效应,试分析CMOS电路产生Latch-up效应的原因,通常使用哪 ...
1. Latch-up效应的定义：Latch-up效应是指在CMOS集成电路中，由于寄生PNP和NPN双极型晶体管的相互作用，形成电源VDD和地线GND之间的低阻抗通路，导致大电流流过，这种现象可能会对芯片造成永久性损害。随着IC制造工艺的发展，封装密度和集成度提高，Latch-up效应的发生可能性也随之增加。防止Latch-up效应是IC布局设计中最重要的措施之一。2. Latch-up效应的产生原因：CMOS电路中的Latch-up效应是由电路中的PNPN结构引起的。当电路中的PNP和NPN晶体管因外部干扰而同时导通时，就会形成VDD至GND之间的低阻抗通路，导致Latch-up效应的发生。
3. 防止或抑制Latch-up效应的方法：为了防止或抑制Latch-up效应，通常会采取以下方法：
- 在版图设计中采取措施，如加粗电源线和地线、合理布局电源接触孔、采用接衬底的环形VDD电源线等，以减小横向电流密度和串联电阻。
- 在工艺过程中采用措施，如金掺杂、深阱、高能离子注入形成倒转阱、低阻外延技术等，以降低寄生晶体管的电流增益和串联电阻。
- 在电路应用中采取措施，如注意电源波动、防止寄生晶体管的EB结正偏、电流限制等，以避免触发Latch-up效应。
综上所述，虽然传统的CMOS电路工艺技术会带来Latch-up效应的问题，但通过在版图设计、工艺过程及电路应用等方面采取各种技术措施，可以尽可能地避免、降低或消除Latch-up效应的形成，为CMOS电路的广泛应用奠定基础。
绛旓細ƒ Latch up 鏄寚cmos鏅剁墖涓, 鍦ㄧ數婧恜ower VDD鍜屽湴绾 GND(VSS)涔嬮棿鐢变簬瀵勭敓鐨凱NP鍜孨PN鍙屾瀬鎬JT鐩镐簰 褰卞搷鑰屼骇鐢熺殑涓浣庨樆鎶楅氳矾, 瀹冪殑瀛樺湪浼氫娇VDD鍜 GND涔嬮棿浜х敓澶х數娴 ƒ 闅忕潃IC鍒堕犲伐鑹虹殑鍙戝睍, 灏佽瀵嗗害鍜岄泦鎴愬害瓒婃潵瓒婇珮, 浜х敓Latch up鐨勫彲鑳芥т細瓒婃潵瓒婂ぇ ƒ Latch up 浜х敓鐨勮繃搴︾數娴侀噺鍙兘浼氫娇鑺墖浜...
绛旓細1. Latch-up鏁堝簲鐨勫畾涔夛細Latch-up鏁堝簲鏄寚鍦–MOS闆嗘垚鐢佃矾涓紝鐢变簬瀵勭敓PNP鍜孨PN鍙屾瀬鍨嬫櫠浣撶鐨勭浉浜掍綔鐢锛屽舰鎴愮數婧怴DD鍜屽湴绾縂ND涔嬮棿鐨勪綆闃绘姉閫氳矾锛屽鑷村ぇ鐢垫祦娴佽繃锛岃繖绉嶇幇璞″彲鑳戒細瀵硅姱鐗囬犳垚姘镐箙鎬ф崯瀹炽傞殢鐫IC鍒堕犲伐鑹虹殑鍙戝睍锛屽皝瑁呭瘑搴﹀拰闆嗘垚搴︽彁楂橈紝Latch-up鏁堝簲鐨勫彂鐢熷彲鑳芥т篃闅忎箣澧炲姞銆傞槻姝atch-up鏁堝簲鏄...
绛旓細闂璠鑷猐閿佹晥搴(latch-up effect):杩欐槸鏌愪簺鍣ㄤ欢鎴栭泦鎴愮數璺腑鍙戠敓鍍忔櫠闂哥锛堝彲鎺х锛孲CR锛夐偅鏍风殑鏍呮瀬锛堟帶鍒舵瀬锛夎兘澶熸帶鍒跺閫氥佷絾鏄笉鑳芥帶鍒跺叧鏂殑涓绉嶇幇璞锛屾槸閫犳垚IC澶辨晥鐨勪竴绉嶉噸瑕佸師鍥犮傛櫠闂哥鐨勭粨鏋勬槸p-n-p-n锛屽畠鍙湅鎴愭槸鐢变袱涓狟JT鍏辩敤涓涓熀鍖鸿岀粍鍚堣捣鏉ョ殑涓绉嶅櫒浠躲傚畠鐨勬爡鏋侊紙鎺у埗鏋侊級鐢靛帇鍙互瑙...
绛旓細闈欑數鏄竴绉嶇湅涓嶈鐨勭牬鍧忓姏锛屼細瀵圭數瀛愬厓鍣ㄤ欢浜х敓褰卞搷銆ESD 鍜岀浉鍏崇殑鐢靛帇鐬彉閮戒細寮曡捣闂╅攣鏁堝簲锛坙atch-up锛夋槸鍗婂浣撳櫒浠跺け鏁堢殑涓昏鍘熷洜涔嬩竴銆傚鏋滄湁涓涓己鐢靛満鏂藉姞鍦ㄥ櫒浠剁粨鏋勪腑鐨勬哀鍖栫墿钖勮啘涓婏紝鍒欒姘у寲鐗╄杽鑶滃氨浼氬洜浠嬭川鍑荤┛鑰屾崯鍧忋傚緢缁嗙殑閲戝睘鍖栬抗绾夸細鐢变簬澶х數娴佽屾崯鍧忥紝骞朵細鐢变簬娴秾鐢垫祦閫犳垚鐨勮繃鐑屽舰鎴...
绛旓細Latch-up锛氭綔钘忎簬CMOS涓殑鐢佃矾鏉鎵 鍦ㄦ垜浠棩甯镐娇鐢ㄧ殑CMOS闆嗘垚鐢佃矾涓紝涓绉嶈绉颁负Latch-up鐨勭幇璞＄姽濡傞槾褰变腑鐨勯殣褰㈠▉鑳併傝繖绉嶇幇璞℃簮浜庡瘎鐢熷弻鏋佹櫠浣撶锛圔JT锛夌殑鎰忓瑙﹀彂锛屽畠浠敱NMOS鐨勬湁婧愬尯銆丳琛簳銆丯闃卞拰PMOS鐨勬湁婧愬尯鏋勫缓鍑簄-p-n-p缁撴瀯锛屼竴鏃︽潯浠舵弧瓒筹紝渚夸細褰㈡垚浣庨樆閫氳矾锛屽紩鍙戝ぇ鐢垫祦骞跺紩鍙戞伓鎬ф鍙嶉...
绛旓細鍦ㄧ簿瀵嗙殑鐢靛瓙鍏冧欢涓栫晫涓紝CMOS闆嗘垚鐢佃矾鐨勮繍琛屾晥鐜囧拰绋冲畾鎬ц嚦鍏抽噸瑕併傚叾涓紝闂╅攣鏁堝簲锛圠atch-up锛変綔涓轰竴椤逛笉瀹瑰拷瑙嗙殑娼滃湪濞佽儊锛屽畠鍙兘瀵艰嚧鐢垫祦鐭矾锛岀敋鑷冲鐢佃矾閫犳垚涓ラ噸鎹熷銆傛湰鏂囧皢閫愭鎻ず闂╅攣鏁堝簲鐨勫師鐞嗐佽Е鍙戞潯浠朵互鍙婂浣曟湁鏁堟姂鍒惰繖涓闂銆傝儗鏅煡璇嗕互鍙屾瀬缁撳瀷鏅朵綋绠★紙BJT锛変负渚嬶紝瀹冩槸鐢佃矾涓殑鍏抽敭缁勪欢銆
绛旓細Latch up鐨勫彂鐢熸湁澶氱鍘熷洜锛歏DD鍙樺寲寮曡捣鐨勫瘎鐢熺數瀹圭數娴佽繃澶э紝I/O淇″彿瓒呭嚭宸ヤ綔鑼冨洿瀵艰嚧澶х數娴侊紝ESD闈欑數鍐插嚮锛岄┍鍔ㄥ櫒璐熻浇杩囧ぇ瀵艰嚧鐢垫簮鍜屽湴鐬棿鍙樺寲锛屼互鍙妛ell渚ч潰婕忕數娴佽繃澶с傞槻姝atch up鐨勬柟娉曞寘鎷細闄嶄綆BJT澧炵泭锛岄伩鍏嶆鍚戝亸鍘嬶紝璁剧疆杞绘幒鏉傚眰浠ラ樆鏂數娴侊紝浣跨敤Guard ring缁撴瀯锛屼紭鍖杝ubstrate鍜寃ell鎺ヨЕ锛屼互鍙婂湪...
绛旓細闈欑數鍜孍SD寮曞彂鐨勭數鍘嬬灛鍙樻槸闂╅攣鏁堝簲鐨勫父瑙佽鍥犮傚綋寮虹數鍦轰綔鐢ㄤ簬鍣ㄤ欢鐨勬哀鍖栫墿钖勮啘锛屾垨缁嗛噾灞炲寲绾垮洜澶х數娴佸鑷磋繃鐑紝閮藉彲鑳借Е鍙戦棭閿侊紝褰㈡垚鐢垫簮涓庡湴涔嬮棿鐨勭煭璺紝瀵艰嚧澶х數娴併佺數杩囪浇鍜屽櫒浠舵崯鍧忋傛棭鏈烠MOS宸ヨ壓涓紝闂╅攣鏁堝簲鏄釜涓ラ噸闂锛屼絾鐜板湪闅忕潃宸ヨ壓鐨勮繘姝ュ拰璁捐浼樺寲锛屽凡缁忎笉鍐嶆槸涓昏濞佽儊銆侺atch up锛堥棭閿侊級...
绛旓細Latch up鐢辨鑰屼骇鐢熴備骇鐢烲atch up 鐨勫叿浣撳師鍥1. 鑺墖涓寮濮嬪伐浣滄椂VDD鍙樺寲瀵艰嚧nwell鍜孭 substrate闂村瘎鐢熺數瀹逛腑浜х敓瓒冲鐨勭數娴侊紝褰揤DD鍙樺寲鐜囧ぇ鍒颁竴瀹氬湴姝ワ紝灏嗕細寮曡捣Latch up銆2. 褰揑/O鐨勪俊鍙峰彉鍖栬秴鍑篤DD-GND锛圴SS锛夌殑鑼冨洿鏃讹紝鏈夊ぇ鐢垫祦鍦ㄨ姱鐗囦腑浜х敓锛屼篃浼氬鑷碨CR鐨勮Е鍙戙3. ESD闈欑數鍔犲帇锛屽彲鑳戒細浠庝繚鎶...
绛旓細2銆浠涔堝彨 Latch up? 3銆佷粈涔堝彨绐勬矡鏁堝簲? 4銆佷互interver涓轰緥,鍐欏嚭 N 闃 CMOS鐨刾rocess娴佺▼,骞剁敾鍑哄墫闈㈠浘銆 鎹鏄井杞叕鍙歌冨憳宸ョ殑棰樼洰 1銆 涓涓皬鐚村瓙杈逛笂鏈100鏍归钑,瀹冭璧拌繃50绫虫墠鑳藉埌瀹,姣忔瀹冩渶澶氭惉50鏍归钑,(澶氫簡灏辫鍘嬫浜),瀹冩瘡璧1绫冲氨瑕佸悆鎺変竴鏍,璇烽棶瀹冩渶澶氳兘鎶婂灏戞牴棣欒晧鎼埌瀹堕噷銆 鎻愮ず...
