什么是Latch-up效应，试分析CMOS电路产生Latch-up效应的原因，通常使用哪些方法来防止或抑制Latch-up效应 ESD和latch-up是什么含义呀？如题 谢谢了
latch up\u4ea7\u751f\u7684\u673a\u7406\u662f\u4ec0\u5e7a\uff1f\u95e9\u9501\u6548\u5e94\u662fCMOS\u5de5\u827a\u6240\u7279\u6709\u7684\u5bc4\u751f\u6548\u5e94\uff0c\u4e25\u91cd\u4f1a\u5bfc\u81f4\u7535\u8def\u7684\u5931\u6548\uff0c\u751a\u81f3\u70e7\u6bc1\u82af\u7247\u3002\u95e9\u9501\u6548\u5e94\u662f\u7531NMOS\u7684\u6709\u6e90\u533a\u3001P\u886c\u5e95\u3001N\u9631\u3001PMOS\u7684\u6709\u6e90\u533a\u6784\u6210\u7684n-p-n-p\u7ed3\u6784\u4ea7\u751f\u7684\uff0c\u5f53\u5176\u4e2d\u4e00\u4e2a\u4e09\u6781\u7ba1\u6b63\u504f\u65f6\uff0c\u5c31\u4f1a\u6784\u6210\u6b63\u53cd\u9988\u5f62\u6210\u95e9\u9501\u3002\u907f\u514d\u95e9\u9501\u7684\u65b9\u6cd5\u5c31\u662f\u8981\u51cf\u5c0f\u886c\u5e95\u548cN\u9631\u7684\u5bc4\u751f\u7535\u963b\uff0c\u4f7f\u5bc4\u751f\u7684\u4e09\u6781\u7ba1\u4e0d\u4f1a\u5904\u4e8e\u6b63\u504f\u72b6\u6001\u3002
ESD\u662f\u4ee3\u8868\u82f1\u6587ElectroStatic Discharge\u5373"\u9759\u7535\u653e\u7535"\u7684\u610f\u601d\u3002\uff25\uff33\uff24\u662f\u672c\u4e16\u7eaa\u4e2d\u671f\u4ee5\u6765\u5f62\u6210\u7684\u4ee5\u7814\u7a76\u9759\u7535\u7684\u4ea7\u751f\u4e0e\u8870\u51cf\u3001\u9759\u7535\u653e\u7535\u6a21\u578b\u3001\u9759\u7535\u653e\u7535\u6548\u5e94\u5982\u7535\u6d41\u70ed\uff08\u706b\u82b1\uff09\u6548\u5e94\uff08\u5982\u9759\u7535\u5f15\u8d77\u7684\u7740\u706b\u4e0e\u7206\u70b8\uff09\u53ca\u548c\u7535\u78c1\u6548\u5e94\uff08\u5982\u7535\u78c1\u5e72\u6270\uff09\u7b49\u7684\u5b66\u79d1\u3002\u8fd1\u5e74\u6765\u968f\u7740\u79d1\u5b66\u6280\u672f\u7684\u98de\u901f\u53d1\u5c55\u3001\u5fae\u7535\u5b50\u6280\u672f\u7684\u5e7f\u6cdb\u5e94\u7528\u53ca\u7535\u78c1\u73af\u5883\u8d8a\u6765\u8d8a\u590d\u6742\uff0c\u5bf9\u9759\u7535\u653e\u7535\u7684\u7535\u78c1\u573a\u6548\u5e94\u5982\u7535\u78c1\u5e72\u6270\uff08\uff25\uff2d\uff29\uff09\u53ca\u7535\u78c1\u517c\u5bb9\u6027\uff08\uff25\uff2d\uff23\uff09\u95ee\u9898\u8d8a\u6765\u8d8a\u91cd\u89c6
Latch up 的定义 Latch up 最易产生在易受外部干扰的I/O电路处, 也偶尔
发生在内部电路
Latch up 是指cmos晶片中, 在电源power VDD和地线
GND(VSS)之间由于寄生的PNP和NPN双极性BJT相互
影响而产生的一低阻抗通路, 它的存在会使VDD和
GND之间产生大电流
随着IC制造工艺的发展, 封装密度和集成度越来越高,
产生Latch up的可能性会越来越大
Latch up 产生的过度电流量可能会使芯片产生永久性的
破坏, Latch up 的防范是IC Layout 的最重要措施之一
Latch up 的原理图分析
Latch up 的原理分析Q1为一垂直式PNP BJT, 基极(base)是nwell, 基极到
集电极(collector)的增益可达数百倍；Q2是一侧面式的
NPN BJT，基极为P substrate，到集电极的增益可达数
十倍；Rwell是nwell的寄生电阻；Rsub是substrate电
阻。
以上四元件构成可控硅（SCR）电路，当无外界干
扰未引起触发时，两个BJT处于截止状态，集电极电流
是C-B的反向漏电流构成，电流增益非常小，此时
Latch up不会产生。当其中一个BJT的集电极电流受外
部干扰突然增加到一定值时，会反馈至另一个BJT，从
而使两个BJT因触发而导通，VDD至GND（VSS）间
形成低抗通路，Latch up由此而产生。
CMOS电路中的寄生双极型晶体管部分出现闩锁，必须满足以下几个条件：
(1) 电路要能进行开关转换,其相关的PNPN结构的回路增益必须大于1
即 βnpn*βpnp >1，在最近的研究中,把闩锁产生的条件用寄生双极晶体管的有效注入效率和小信号电流增益来表达。即
(2) 必须存在一种偏置条件，使两只双极型晶体管导通的时间足够长，以使
通过阻塞结的电流能达到定义的开关转换电流的水平。一般来说，双极管的导通都是由流过一个或两个发射极/基极旁路电阻的外部激发电流所引起的。
(3) 偏置电源和有关的电路，必须能够提供至少等于PNPN结构脱离阻塞态
所需开关转换电流和必须能提供至少等于使其达到闩锁态的保持电流。
闩锁的触发方式：
(1) 输入或输出节点的上冲或下冲的触发，使第一个双极型晶体管导通，然
后再使第二个双极型晶体管导通。当流入寄生PNPN结构的总电流达到开关转换电流时，闩锁就发生。
(2) 当流过阱-衬底结的雪崩电流，光电流及位移电流，，同时通过两个旁路
电阻RW，RS时，旁路电阻较大的晶体管先导通。然而要使闩锁发生，第二个双极型晶体管必须导通。同时通过PNPN结构的总电流必须达到开关转换电流。
(3) 当出现穿通,场穿通时，低阻通路一般发生在电源和地线之间，或者发
生在电源和衬底发生器之间。在源-漏发生雪崩击穿的情况下，低阻通路发生在电源和信号线之间，或者发生在信号线和衬底发生器之间。这些来源于穿通，场穿通或漏结雪崩的电流，一旦PNPN结构的电流达到用取消被激发晶体管旁路电阻形成的三极管结构计算的开关转换电流时，至少会发生瞬时闩锁，若总电流也能达到四极管结构开关转换电流，即闩锁将维持下去。
闩锁的防止技术：
体硅CMOS中的闩锁效应起因于寄生NPN和PNP双极晶体管形成的PNPN
结构，若能使两只晶体管的小信号电流增益之和小于1，闩锁就可防止。一是将双极型晶体管的特性破坏掉，即通过改进CMOS制造工艺，用减少载流子运输或注入的方法来达到破坏双极型晶体管作用的目的，例如，掺金，中子辐射形成基区阻碍电场以及形成肖特基源/漏势垒等。二是将两个双极型晶体管间的耦合去掉，即防止一只双极管导通另一只双极管，这可通过版图设计和工艺技术来实现。版图设计去耦技术包括：
版图级抗闩锁措施：
(1) 加粗电源线和地线,合理布局电源接触孔,减小横向电流密度和串联电阻.
采用接衬底的环形VDD电源线,并尽可能将衬底背面接VDD.增加电源VDD和VSS接触孔,并加大接触面积.对每一个接VDD的孔都要在相邻的阱中配以对应的VSS接触孔,以便增加并行的电流通路.尽量使VDD和VSS的接触孔的长边相互平行.接VDD的孔尽可能安排得离阱远些.接VSS的孔尽可能安排在p阱的所有边上.
(2) 加多子保护环或少子保护环。其中多子保护环主要可以减少RS和RW；
少子环可以预先收集少子，减小横向三极管的β值，从而到达减小闩锁效应的目的。
工艺级抗闩锁措施：
(1) 降低少数载流子的寿命可以减少寄生双极型晶体管的电流增益，一般使
用金掺杂或中子辐射技术，但此方法不易控制且也会导致漏电流的增加。
(2) 倒转阱技术，可以减小寄生三极管的阱电阻，防止寄生三极管EB结导
通。倒转阱如下图所示：
(3) 另一种减少闩锁效应的方法，是将器件制作于重掺杂衬底上的低掺杂外
延层中。重掺杂衬底提供一个收集电流的高传导路径，降低了RS，若在阱中加入重掺杂的p+埋层(或倒转阱)，又可降低RW。实验证明,此方法制造的CMOS电路有很高的抗闩锁能力。
(4) 闩锁亦可通过沟槽隔离结构来加以避开。在此技术中，利用非等向反应
离子溅射刻蚀，刻蚀出一个比阱还要深的隔离沟槽。接着在沟槽的底部和侧壁上生长一热氧化层，然后淀积多晶硅或二氧化硅，以将沟槽填满。因为n沟道与p沟道MOSFET被沟槽所隔开，所以此种方法可以消除闩锁。
以上措施都是对传统CMOS工艺技术的改造，更先进的工艺技术如SOI(Silicon on Insulator)等能从根本上来消除闩锁产生，但工艺技术相对来讲要复杂一些。
电路应用级抗闩锁措施：
(1) 要特别注意电源跳动。防止电感元件的反向感应电动势或电网噪声窜入CMOS电路，引起CMOS电路瞬时击穿而触发闩锁效应.因此在电源线较长的地方,要注意电源退耦，此外还要注意对电火花箝位。
(2) 防止寄生晶体管的EB结正偏。输入信号不得超过电源电压，如果超过这个范围，应加限流电阻。因为输入信号一旦超过电源电压,就可能使EB结正偏而使电路发生闩锁。输出端不宜接大电容,一般应小于0.01uF.
(3) 电流限制。CMOS的功耗很低,所以在设计CMOS系统的电源时，系统实际需要多少电流就供给它多少电流，电源的输出电流能力不要太大。从寄生可控硅的击穿特性中可以看出，如果电源电流小于可控硅的维持电流，那么即使寄生可控硅有触发的机会，也不能维持闩锁，可通过加限流电阻来达到抑制闩锁的目的。
综上所述,CMOS电路具有其它电路无法比拟的低功耗的优点，是在ULSI领域最有前途的电路结构。但传统CMOS电路的工艺技术会产生与生俱来的闩锁效应(当然必须满足闩锁形成的三个条件)，从而限制了它的应用。一般可以从版图设计，工艺过程及电路应用等方面采取各种技术措施，尽可能地避免，降低或消除闩锁的形成，从而为CMOS电路的广泛应用奠定基础。
版图设计时，要尽量降低电路密度，衬底和阱的串联电阻，伪收集极的引入，可以切断形成闩锁的回路。设计工艺时，可以采用适量的金掺杂，深阱，高能离子注入形成倒转阱，低阻外延技术等来降低寄生晶体管的电流增益和串联电阻；沟槽隔离基本上可以完全切断形成闩锁的回路；更先进的SOI技术可以完全消除闩锁的形成。电路应用时,要尽量避免噪声的引入，附加限流电阻等措施。
防止闩锁效应方法的发展
掺金，中子辐照（会增加泄漏电流和影响成品率）——》介质隔离（增加成本）——》优化版图措施（多子或少子保护环，电源与地线布线技术）——》重掺杂衬底外延加重掺杂掩埋层技术
即闩锁效应，又称自锁效应、闸流效应，它是由寄生晶体管引起的，属于CMOS电路的缺点。通常在电路设计和工艺制作中加以防止和限制。该效应会在低电压下导致大电流，这不仅能造成电路功能的混乱，而且还会使电源和地线间短路，引起芯片的永久性损坏。防止：在集成电路工艺中采用足够多的衬底接触。
绛旓細ƒ Latch up 鏄寚cmos鏅剁墖涓, 鍦ㄧ數婧恜ower VDD鍜屽湴绾 GND(VSS)涔嬮棿鐢变簬瀵勭敓鐨凱NP鍜孨PN鍙屾瀬鎬JT鐩镐簰 褰卞搷鑰屼骇鐢熺殑涓浣庨樆鎶楅氳矾, 瀹冪殑瀛樺湪浼氫娇VDD鍜 GND涔嬮棿浜х敓澶х數娴 ƒ 闅忕潃IC鍒堕犲伐鑹虹殑鍙戝睍, 灏佽瀵嗗害鍜岄泦鎴愬害瓒婃潵瓒婇珮, 浜х敓Latch up鐨勫彲鑳芥т細瓒婃潵瓒婂ぇ ƒ Latch up 浜х敓鐨勮繃搴︾數娴侀噺鍙兘浼氫娇鑺墖浜...
绛旓細1. Latch-up鏁堝簲鐨勫畾涔夛細Latch-up鏁堝簲鏄寚鍦–MOS闆嗘垚鐢佃矾涓紝鐢变簬瀵勭敓PNP鍜孨PN鍙屾瀬鍨嬫櫠浣撶鐨勭浉浜掍綔鐢锛屽舰鎴愮數婧怴DD鍜屽湴绾縂ND涔嬮棿鐨勪綆闃绘姉閫氳矾锛屽鑷村ぇ鐢垫祦娴佽繃锛岃繖绉嶇幇璞″彲鑳戒細瀵硅姱鐗囬犳垚姘镐箙鎬ф崯瀹炽傞殢鐫IC鍒堕犲伐鑹虹殑鍙戝睍锛屽皝瑁呭瘑搴﹀拰闆嗘垚搴︽彁楂橈紝Latch-up鏁堝簲鐨勫彂鐢熷彲鑳芥т篃闅忎箣澧炲姞銆傞槻姝atch-up鏁堝簲鏄...
绛旓細闈欑數鏄竴绉嶇湅涓嶈鐨勭牬鍧忓姏锛屼細瀵圭數瀛愬厓鍣ㄤ欢浜х敓褰卞搷銆ESD 鍜岀浉鍏崇殑鐢靛帇鐬彉閮戒細寮曡捣闂╅攣鏁堝簲锛坙atch-up锛夋槸鍗婂浣撳櫒浠跺け鏁堢殑涓昏鍘熷洜涔嬩竴銆傚鏋滄湁涓涓己鐢靛満鏂藉姞鍦ㄥ櫒浠剁粨鏋勪腑鐨勬哀鍖栫墿钖勮啘涓婏紝鍒欒姘у寲鐗╄杽鑶滃氨浼氬洜浠嬭川鍑荤┛鑰屾崯鍧忋傚緢缁嗙殑閲戝睘鍖栬抗绾夸細鐢变簬澶х數娴佽屾崯鍧忥紝骞朵細鐢变簬娴秾鐢垫祦閫犳垚鐨勮繃鐑屽舰鎴...
绛旓細娣卞叆瑙ｆ瀽锛CMOS闆嗘垚鐢佃矾涓殑闂╅攣鏁堝簲涓庢姂鍒剁瓥鐣 鍦ㄧ簿瀵嗙殑鐢靛瓙鍏冧欢涓栫晫涓紝CMOS闆嗘垚鐢佃矾鐨勮繍琛屾晥鐜囧拰绋冲畾鎬ц嚦鍏抽噸瑕銆傚叾涓紝闂╅攣鏁堝簲锛圠atch-up锛変綔涓轰竴椤逛笉瀹瑰拷瑙嗙殑娼滃湪濞佽儊锛屽畠鍙兘瀵艰嚧鐢垫祦鐭矾锛岀敋鑷冲鐢佃矾閫犳垚涓ラ噸鎹熷銆傛湰鏂囧皢閫愭鎻ず闂╅攣鏁堝簲鐨勫師鐞嗐佽Е鍙戞潯浠朵互鍙婂浣曟湁鏁堟姂鍒惰繖涓闂銆傝儗鏅煡璇嗕互鍙屾瀬缁撳瀷...
绛旓細Latch-up锛氭綔钘忎簬CMOS涓殑鐢佃矾鏉鎵 鍦ㄦ垜浠棩甯镐娇鐢ㄧ殑CMOS闆嗘垚鐢佃矾涓紝涓绉嶈绉颁负Latch-up鐨勭幇璞＄姽濡傞槾褰变腑鐨勯殣褰㈠▉鑳併傝繖绉嶇幇璞℃簮浜庡瘎鐢熷弻鏋佹櫠浣撶锛圔JT锛夌殑鎰忓瑙﹀彂锛屽畠浠敱NMOS鐨勬湁婧愬尯銆丳琛簳銆丯闃卞拰PMOS鐨勬湁婧愬尯鏋勫缓鍑簄-p-n-p缁撴瀯锛屼竴鏃︽潯浠舵弧瓒筹紝渚夸細褰㈡垚浣庨樆閫氳矾锛屽紩鍙戝ぇ鐢垫祦骞跺紩鍙戞伓鎬ф鍙嶉...
绛旓細闂璠鑷猐閿鏁堝簲(latch-up effect):杩欐槸鏌愪簺鍣ㄤ欢鎴栭泦鎴愮數璺腑鍙戠敓鍍忔櫠闂哥锛堝彲鎺х锛孲CR锛夐偅鏍风殑鏍呮瀬锛堟帶鍒舵瀬锛夎兘澶熸帶鍒跺閫氥佷絾鏄笉鑳芥帶鍒跺叧鏂殑涓绉嶇幇璞★紝鏄犳垚IC澶辨晥鐨勪竴绉嶉噸瑕佸師鍥犮傛櫠闂哥鐨勭粨鏋勬槸p-n-p-n锛屽畠鍙湅鎴愭槸鐢变袱涓狟JT鍏辩敤涓涓熀鍖鸿岀粍鍚堣捣鏉ョ殑涓绉嶅櫒浠躲傚畠鐨勬爡鏋侊紙鎺у埗鏋侊級鐢靛帇鍙互...
绛旓細闈欑數鍜孍SD寮曞彂鐨勭數鍘嬬灛鍙樻槸闂╅攣鏁堝簲鐨勫父瑙佽鍥犮傚綋寮虹數鍦轰綔鐢ㄤ簬鍣ㄤ欢鐨勬哀鍖栫墿钖勮啘锛屾垨缁嗛噾灞炲寲绾垮洜澶х數娴佸鑷磋繃鐑紝閮藉彲鑳借Е鍙戦棭閿侊紝褰㈡垚鐢垫簮涓庡湴涔嬮棿鐨勭煭璺紝瀵艰嚧澶х數娴併佺數杩囪浇鍜屽櫒浠舵崯鍧忋傛棭鏈烠MOS宸ヨ壓涓紝闂╅攣鏁堝簲鏄釜涓ラ噸闂锛屼絾鐜板湪闅忕潃宸ヨ壓鐨勮繘姝ュ拰璁捐浼樺寲锛屽凡缁忎笉鍐嶆槸涓昏濞佽儊銆侺atch up锛堥棭閿侊級...
绛旓細Latch up鐨勫彂鐢熸湁澶氱鍘熷洜锛歏DD鍙樺寲寮曡捣鐨勫瘎鐢熺數瀹圭數娴佽繃澶э紝I/O淇″彿瓒呭嚭宸ヤ綔鑼冨洿瀵艰嚧澶х數娴侊紝ESD闈欑數鍐插嚮锛岄┍鍔ㄥ櫒璐熻浇杩囧ぇ瀵艰嚧鐢垫簮鍜屽湴鐬棿鍙樺寲锛屼互鍙妛ell渚ч潰婕忕數娴佽繃澶с傞槻姝atch up鐨勬柟娉曞寘鎷細闄嶄綆BJT澧炵泭锛岄伩鍏嶆鍚戝亸鍘嬶紝璁剧疆杞绘幒鏉傚眰浠ラ樆鏂數娴侊紝浣跨敤Guard ring缁撴瀯锛屼紭鍖杝ubstrate鍜寃ell鎺ヨЕ锛屼互鍙婂湪...
绛旓細Latch up鐢辨鑰屼骇鐢熴備骇鐢烲atch up 鐨勫叿浣撳師鍥1. 鑺墖涓寮濮嬪伐浣滄椂VDD鍙樺寲瀵艰嚧nwell鍜孭 substrate闂村瘎鐢熺數瀹逛腑浜х敓瓒冲鐨勭數娴侊紝褰揤DD鍙樺寲鐜囧ぇ鍒颁竴瀹氬湴姝ワ紝灏嗕細寮曡捣Latch up銆2. 褰揑/O鐨勪俊鍙峰彉鍖栬秴鍑篤DD-GND锛圴SS锛夌殑鑼冨洿鏃讹紝鏈夊ぇ鐢垫祦鍦ㄨ姱鐗囦腑浜х敓锛屼篃浼氬鑷碨CR鐨勮Е鍙戙3. ESD闈欑數鍔犲帇锛屽彲鑳戒細浠庝繚鎶...
绛旓細latch up test 闂╅攣娴嬭瘯锛涙嫶閿鏁堝簲璇曢獙锛涢棴閿佽瘯楠 鍙岃渚嬪彞 1 The triggering voltage can be improved by up to one order ofmagnitude.This conclusion is proved in practical static latch up test.杩欑淇濇姢缁撴瀯鍙互灏嗛棭閿佺殑瑙﹀彂鐢靛帇鎻愰珮涓涓暟閲忕骇锛屽湪瀹為檯鐨勯棭閿侀潤鎬佹祴璇曚腑寰楀埌楠岃瘉銆2 CMOS ...
